基于8086 CPU的單芯片計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
AMBA 擁有眾多第三方支持，在基于ARM處理器內(nèi)核的SoC 設(shè)計(jì)中，已經(jīng)成為廣泛支持的現(xiàn)有互聯(lián)標(biāo)準(zhǔn)之一。2.0 版AMBA 標(biāo)準(zhǔn)定義了三組總線：AHB（AMBA 高性能總線）、ASB（AMBA 系統(tǒng)總線）、和APB（AMBA 外設(shè)總線）。AHB 的總線架構(gòu)的相互連接采用了傳統(tǒng)的帶有主模塊和從模塊的共享總線模式，接口與互連功能分離，這對(duì)芯片上模塊之間的互連具有重要意義。因此，本論文所選擇的總線遵從AHB 總線傳輸?shù)幕疽?guī)范，并在此基礎(chǔ)上針對(duì)8086CPU 的特點(diǎn)增加和修正了某些總線的接口。整個(gè)設(shè)計(jì)主要包括兩方面的內(nèi)容：AHB 和8086 傳輸時(shí)序的匹配；基于8086CPU 的總線接口的擴(kuò)展設(shè)計(jì)?？偩€結(jié)構(gòu)圖如圖3 所示。
3.2.2 傳輸時(shí)序的匹配
因?yàn)锳HB 總線和CPU 的傳輸協(xié)議不同，所以需要匹配兩個(gè)接口的時(shí)序，以保證CPU與其他外圍IP 可以通過總線正常通信。相關(guān)接口控制信號(hào)如表1 所示。
接口模塊首先根據(jù)MIO 信號(hào)判斷訪問的是存儲(chǔ)器還是I/O 設(shè)備，如果是I/O 設(shè)備，當(dāng)采樣到READY 信號(hào)為高電平時(shí)，獲取AHB 的總線控制權(quán)，與外圍I/O 設(shè)備進(jìn)行通信。設(shè)計(jì)的狀態(tài)機(jī)如圖4 所示。
T1：根據(jù)MIO 信號(hào)判斷當(dāng)前CPU 是否需要訪問外圍I/O。如果8086 處理器核訪問的是存儲(chǔ)器單元而不是AHB 總線上的設(shè)備（即MIO 為1），狀態(tài)機(jī)則保持T1 狀態(tài)，并且不向AHB 總線發(fā)出總線請(qǐng)求信號(hào)（即HBUSREQ 信號(hào)置為0）。MIO 為低電平則跳轉(zhuǎn)到T2。
T2：狀態(tài)機(jī)進(jìn)入T2 狀態(tài)后，向AHB 總線發(fā)出總線請(qǐng)求信號(hào)（即HBUSREQ 信號(hào)置為1），向AHB 總線仲裁器請(qǐng)求訪問總線。同時(shí)檢測(cè)READY 信號(hào)，當(dāng)檢測(cè)到READY 信號(hào)為高電平，即AHB 總線仲裁器把總線訪問權(quán)限交給8086 處理器核，狀態(tài)機(jī)在下個(gè)時(shí)鐘上升沿進(jìn)入T3 狀態(tài)。反之，如果READY 一直為低電平，表示目前8086 CPU 要訪問的AHB 總線上的從設(shè)備沒有準(zhǔn)備就緒，要求8086 處理器核插入等待狀態(tài)，狀態(tài)機(jī)一直保持T2 狀態(tài)不變。
T3：CPU 通過AHB 總線與外圍IP 進(jìn)行通信，直至通信結(jié)束，返回到T1 狀態(tài)。
8086 處理器核的讀寫信號(hào)受READY 信號(hào)控制，當(dāng)READY 信號(hào)為高電平時(shí)，可進(jìn)行數(shù)據(jù)的接收和發(fā)送，否則讀寫信號(hào)保持。READY 信號(hào)由AHB 總線上從設(shè)備傳輸完成信號(hào)HREADYIn、AHB 總線允許信號(hào)HGRANT 以及從設(shè)備應(yīng)答信號(hào)HRESP 三者共同決定。而總線上的讀寫控制信號(hào)HWRITE 由組合邏輯產(chǎn)生。其產(chǎn)生過程偽碼如表2 所示。
3.2.3 總線接口擴(kuò)展
8086CPU 除了數(shù)據(jù)、地址總線以及讀寫和READY 等主要控制信號(hào)外，還有中斷請(qǐng)求和應(yīng)答以及外接DMA 設(shè)備的相關(guān)端口信號(hào)。而這些信號(hào)是標(biāo)準(zhǔn)AHB 總線所不具備的，因此還需要擴(kuò)展總線接口以匹配8086 CPU?？偩€接口的擴(kuò)展設(shè)計(jì)主要包括兩部分：中斷處理和DMA 數(shù)據(jù)通道。8086 CPU 關(guān)于中斷和DMA 的端口信號(hào)如表4 所示。
評(píng)論