高速ADC電源設(shè)計(jì)方案詳細(xì)解析

是來自開關(guān)調(diào)節(jié)器。

　　對(duì)于加入的電容，應(yīng)使用緊密疊置的電源和接地層（間距≤4密爾），從而使PCB設(shè)計(jì)本身具備高頻去耦能力。

　　同任何良好的電路板布局一樣，電源應(yīng)遠(yuǎn)離敏感的模擬電路，如ADC的前端級(jí)和時(shí)鐘電路等。

　　良好的電路分割至關(guān)重要，可以將一些元件放在PCB的背面以增強(qiáng)隔離。

　　注意接地返回路徑，特別是數(shù)字側(cè)，確保數(shù)字瞬變不會(huì)返回到電路板的模擬部分。某些情況下，分離接地層也可能有用。

　　將模擬和數(shù)字參考元件保持在各自的層面上。這一常規(guī)做法可增強(qiáng)對(duì)噪聲和耦合交互作用的隔離。

　　遵循IC制造商的建議；如果應(yīng)用筆記或數(shù)據(jù)手冊沒有直接說明，則應(yīng)研究評(píng)估板。這些都是非常好的起步工具。