串行數(shù)據一致測試及調試系列之四--以太網信號質量問題
加入技術交流群
2）傳輸變壓器，工程師將一款測試通過的產品的Transformer與當前單板的Transformer進行互換后測試結果一致，眼圖測試依然不通過。（請注意這里并沒有對變壓器進行變比以及差損，回損等技術指標的測試）
3）收發(fā)器驅動偏置電阻，也就是我們經常會看到的RDAC,也有叫RSET或其他的。這是原廠為開發(fā)人員提供的設定收發(fā)器驅動電流大小的硬配置節(jié)點，可以根據實際的單板設計和元件參數(shù)進行調整以實現(xiàn)對于標準的擬合。這是對信號波形影響最大的部分，在不對設計進行大的變動的情況下，通過調整驅動電流的大小可以用最小的變動來實現(xiàn)我們對于信號波形的調整。在查看產品PCB的同時我們還發(fā)現(xiàn)了另一個問題，RDAC電阻并沒有放置在輸入PIN附近，而是放到了遠端的USB部分，之間的走線長達4000MIL。從事過PHY設計的工程師都知道，對于驅動偏置電阻的處理，應該最大限度的接近輸入PIN，并保證地的干凈，原廠的Layout Guide 也會進行重點說明。這也許不是造成輸出信號邊沿過緩的直接原因，但肯定會影響到信號波形的穩(wěn)定性和單調性。是需要慎重處理的。本文引用地址：http://m.butianyuan.cn/article/201701/336513.htm
圖4 RDAC走線連接圖
收發(fā)器驅動偏置機理分析：
系統(tǒng)設計人員都知道，以太網收發(fā)器的輸出采用的是差分電流驅動，從收發(fā)器驅動偏置原理框圖，見圖5，可以進一步展開分析，收發(fā)器驅動電流可以通過帶隙電壓源與外部設定基準的比較來設定。收發(fā)器驅動電流（I_driver） 是從內部帶隙和外部基準鏡像過來。U1/Q3/RDAC/Bandgap組成了一個簡單的比較控制環(huán)路實現(xiàn)基準單位電流的設定，例如帶隙基準電壓設定為Vbg=1.24V，RDAC取值為1.24K。這時通過比較器U1以及MOS管Q3反饋環(huán)路是確保穩(wěn)定1mA（I_bias）的基準電流。而Q1/Q2/Current _Source組成了比例鏡像電流源?？梢酝ㄟ^設計保證I_driver=N*I_bias，N是設定的比例鏡像因子。我們假定為20，通過公式可以計算I_driver=20*I_bias=20mA，這就是我們差分驅動的輸出電流了。介紹到這里，大家都應該清楚了，我們可以通過調整RDAC的電阻大小實現(xiàn)基準單位電流的設定，進而達到調整差分驅動電流的目的。例如我們將RDAC調整為1K，則基準單位電流則變?yōu)镮_Bias=1.24mA,同步的I_driver變?yōu)?0*1.24mA=24.8mA,輸出信號電平的幅度也會增大。實際的調測結果也是這樣，可以解決信號邊沿碰觸模板的問題。
圖5 收發(fā)器驅動偏置原理框圖
經過研發(fā)與測試工程師的討論，在目前不改動系統(tǒng)設計的前提下，采用微調RDAC電阻的方法來增大信號輸出電平幅度以解決信號眼圖的問題。經過調整后，眼圖測試通過，波形見圖6。
圖6 以太網口測試眼圖_PASS
三 測試總結
1. 作為系統(tǒng)設計人員，對子系統(tǒng)功能的了解以及信號回路模型的理解是我們進行系統(tǒng)定性分析的根本，而對于內部電路的深入研究是我們進行系統(tǒng)指標設計量化的基礎。這對于我們的工程師提出了更高更深入的要求。
2. 對于PHY收發(fā)器的設計，其驅動偏置電阻應盡量靠近設定管腳擺放，避免出現(xiàn)基準不穩(wěn)定和誤差的出現(xiàn)
以太網電路設計對于我們來說是比較常規(guī)和熟悉的設計，但我們真的理解和掌握了其內部原理以及架構嗎。想要更深入，將會遇到更多的挑戰(zhàn)，希望本文可以給到我們的系統(tǒng)設計人員一些啟發(fā)。
[參考文獻]
1：以太網收發(fā)器工作原理及其信號質量測試,ShenZhen GongJin Electronic Co.
2：Ethernet solution-QualiPHY ,LeCroy Corporation
評論