使JTAG邊界掃描與功能測(cè)試相結(jié)合
作者：
時(shí)間：2017-01-12
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
圖4.邊界掃描部件的簡(jiǎn)化圖
邊界掃描單元形成了一個(gè)串聯(lián)的掃描路徑，稱(chēng)為邊界掃描寄存器。一序列需要寫(xiě)入的數(shù)值可以通過(guò)TDI針腳被同步入這個(gè)寄存器中，而且一旦數(shù)據(jù)被邊界掃描單元捕獲，它可以通過(guò)TDO針腳被同步出去。JTAG器件可以被連接起來(lái)形成一個(gè)JTAG鏈。鏈中一個(gè)器件上的TDO針腳與另一個(gè)器件上的TDI針腳相連形成一個(gè)單一的寄存器?？刂坪蜁r(shí)鐘信號(hào)（TMS和TCK）為鏈中的每個(gè)器件所共有。
正因?yàn)槿绱?，ICT可以在一定程度上或者完全被侵入性更小的邊界掃描測(cè)試所取代，使用邊界掃描單元來(lái)代替物理探針。每個(gè)JTAG鏈都需要一個(gè)適當(dāng)?shù)臏y(cè)試訪問(wèn)端口（TAP），包含四個(gè)針腳（TDI，TDO，TMS與TCK，以及一個(gè)可選的第五個(gè)TRST針腳）在一個(gè)外部連接器上。這與一個(gè)JTAG控制器相連，通常是一個(gè)伴有邊界掃描軟件套裝的小型USB硬件。
雖然JTAG邊界掃描被發(fā)現(xiàn)可以提高整體測(cè)試訪問(wèn)，因而覆蓋率，但是它是一個(gè)數(shù)字協(xié)議，所以并不能直接測(cè)試模擬部分。邊界掃描訪問(wèn)僅限于帶有至少一個(gè)JTAG器件的網(wǎng)（及與之相連的部件）。許多主導(dǎo)的JTAG邊界掃描系統(tǒng)含有“可測(cè)試設(shè)計(jì)”工具。它可以在設(shè)計(jì)階段顯示一個(gè)板卡的測(cè)試覆蓋率，突出顯示板卡上沒(méi)有足夠JTAG訪問(wèn)的區(qū)域。在這個(gè)階段，或許可以將一個(gè)不支持JTAG的器件用一個(gè)支持的替換，以增加測(cè)試覆蓋率。
新方法：使邊界掃描與功能測(cè)試相結(jié)合
想要全面地測(cè)試一個(gè)系統(tǒng)，邊界掃描測(cè)試必須與功能測(cè)試一起運(yùn)行。邊界掃描與ICT一樣，只能驗(yàn)證每個(gè)部件放置正確以及運(yùn)行正常。它不會(huì)驗(yàn)證整個(gè)電路像設(shè)計(jì)的一樣工作。
當(dāng)把ICT與功能測(cè)試（生產(chǎn)結(jié)束時(shí)最常見(jiàn)的）相結(jié)合時(shí)，工程師幾乎總會(huì)發(fā)現(xiàn)它們?cè)趦蓚€(gè)不同的工作臺(tái)上測(cè)試。因?yàn)閷?duì)于每個(gè)JTAG鏈只需要一個(gè)單一連接器上的4個(gè)針腳，把邊界掃描融入到一個(gè)功能測(cè)試裝置上非常容易，并且能節(jié)約寶貴的時(shí)間與精力。事實(shí)上一些電子測(cè)試專(zhuān)家已經(jīng)開(kāi)始開(kāi)發(fā)可以把功能和邊界掃描集成到一個(gè)工作臺(tái)的裝置和測(cè)試臺(tái)，以提供具有競(jìng)爭(zhēng)力的總體成本以及開(kāi)發(fā)時(shí)間的、更完全的設(shè)備。
圖5（左）已將被測(cè)設(shè)備插入的集成功能測(cè)試與邊界掃描測(cè)試裝置
圖6（右）裝置內(nèi)部，功能測(cè)試設(shè)備與邊界掃描測(cè)試接口相集成的地方。
最大效率
集合功能與邊界掃描測(cè)試于一個(gè)系統(tǒng)帶來(lái)大量的和重要的好處。兩個(gè)方法相互補(bǔ)充，在于彌補(bǔ)每個(gè)技術(shù)可能的缺陷，以帶來(lái)更高的可靠性與有效性。兩個(gè)一起使用可能創(chuàng)造其它方式不可能取得的、良好的測(cè)試條件。
例如，通過(guò)用于功能測(cè)試的探針的激發(fā)，可能生成能被邊界掃描鏈所驗(yàn)證的模式，然后可以激活電路中可以被功能測(cè)試所驗(yàn)證的部分。集成方法的有效性意味著您不僅可以從一個(gè)設(shè)備中運(yùn)行兩種測(cè)試類(lèi)型，還意味著這些測(cè)試為板卡的設(shè)計(jì)與生產(chǎn)提供了更大的把握。
這些益處可以從一個(gè)測(cè)試直接與FPGA相連的DAC的簡(jiǎn)單例子中看到。使用邊界掃描可以恰當(dāng)?shù)仳?qū)動(dòng)FPGA的I/O來(lái)為DAC的模擬輸出編程，從而可以通過(guò)功能測(cè)試被捕獲板測(cè)量到。另一方面，如果我們考慮一個(gè)與FPGA直接相交互的ADC，在功能測(cè)試中可以使用一個(gè)生成卡來(lái)激活前者，然后使用邊界掃描來(lái)檢測(cè)被ADC讀數(shù)所編譯的位元。
以上的集成方法允許工程師們達(dá)到：
- 被測(cè)設(shè)備（模擬與數(shù)字）上和所有網(wǎng)的所有電路全部或者接近全部的覆蓋率
- 更短的測(cè)試時(shí)間-除了邊界掃描與功能測(cè)試序列被并行執(zhí)行的事實(shí)，考慮在測(cè)試臺(tái)上裝載與卸載被測(cè)試設(shè)備的時(shí)間也是必須。很明顯它在使用兩個(gè)工作臺(tái)的時(shí)候是雙倍的
- 高性能在線燒錄
- 更快，更準(zhǔn)確的故障診斷
目前有可用的強(qiáng)大的工具來(lái)允許您擁有交互的硬件以及執(zhí)行測(cè)試序列的開(kāi)發(fā)環(huán)境，以用于集成測(cè)試系統(tǒng)的開(kāi)發(fā)。只要簡(jiǎn)單地把PXIJTAG模塊裝進(jìn)PXI架里，它就能允許與邊界掃描鏈的交互。它可以和適用于具體應(yīng)用的功能測(cè)試的幾個(gè)硬件裝備在一起。
盡管邊界掃描測(cè)試序列的開(kāi)發(fā)應(yīng)該用專(zhuān)業(yè)的工具（一個(gè)JTAG開(kāi)發(fā)環(huán)境）來(lái)進(jìn)行，生成的序列不僅可以與為功能測(cè)試所開(kāi)發(fā)的序列相關(guān)聯(lián)，您還可以共同管理序列中提供兩類(lèi)測(cè)試交互的部分。這樣，一旦功能和邊界掃描序列開(kāi)發(fā)完成，并且集成一起，操作員接口將會(huì)被獨(dú)特地定制。
通過(guò)選擇一個(gè)可以允許不同類(lèi)型硬件容易的結(jié)合模塊測(cè)試系統(tǒng)，包括第三方所開(kāi)發(fā)的，您就有一個(gè)可以輕松升級(jí)與配置的、集成功能和邊界掃描測(cè)試的單一工作臺(tái)，不僅可以提供測(cè)試的可靠性，而且減少他們的成本與時(shí)間。
什么是邊界掃描？
硅設(shè)計(jì)方面的進(jìn)步，例如增加器件密度和最近的BGA封裝，使傳統(tǒng)測(cè)試方法的功效大打折扣。為了克服這些問(wèn)題，一些世界領(lǐng)先的硅生產(chǎn)商聯(lián)合起來(lái)成立了聯(lián)合測(cè)試小組。
這個(gè)小組的研究發(fā)現(xiàn)和建議被用來(lái)作為IEEE 1149.1標(biāo)準(zhǔn)，即標(biāo)準(zhǔn)測(cè)試訪問(wèn)端口和邊界掃描結(jié)構(gòu)的基礎(chǔ)。這個(gè)標(biāo)準(zhǔn)保留了和這個(gè)小組的聯(lián)系并且以縮寫(xiě)JTAG被大家所俗知。
JTAG邊界掃描是一項(xiàng)被設(shè)計(jì)用來(lái)克服通常與復(fù)雜的、高密度的板相關(guān)聯(lián)之類(lèi)的測(cè)試訪問(wèn)問(wèn)題的測(cè)試技術(shù)。通過(guò)激發(fā)位于例如FPGA與CPLD部件上的邊界掃描單元，工程師們可以用一個(gè)JTAG控制器對(duì)電路進(jìn)行數(shù)碼地測(cè)試，并且使用強(qiáng)大的軟件套裝來(lái)精確地找到故障的位置與原因。
因?yàn)椴辉傩枰獪y(cè)試點(diǎn)，與ITC和功能測(cè)試相關(guān)的物理訪問(wèn)問(wèn)題不再是一個(gè)問(wèn)題。測(cè)試系統(tǒng)與邊界掃描單元只通過(guò)一個(gè)4-5線測(cè)試總線相連。這必須在板卡設(shè)計(jì)中被考慮進(jìn)來(lái)以確?？蓽y(cè)性。許多領(lǐng)先的JTAG邊界掃描系統(tǒng)銷(xiāo)售商提供可測(cè)性設(shè)計(jì)指南來(lái)鼓勵(lì)設(shè)計(jì)工程師們?nèi)ミ@樣做。
它是如何工作的？
所有器件核心邏輯與針腳間的信號(hào)都被一個(gè)稱(chēng)為邊界掃描寄存器（Boundary Scan Register --- BSR）的串聯(lián)掃描路徑所截獲。在正常工作模式下，邊界掃描單元是隱形的，而在測(cè)試模式下，這些單元可以被用來(lái)設(shè)置和/或讀取數(shù)值。在邊界掃描過(guò)程中，一系列4-5個(gè)不同的信號(hào)被用來(lái)回報(bào)電路的性能。
評(píng)論