示波器高級觸發(fā)類型和控制（上）

窗口觸發(fā)

在許多高速設計中，多個內部元件總線在一塊電路板上共享相同的總線。硬件或軟件控制的緩沖陣列用來把正確數據復用到主總線上。復用器邏輯設計成在任一時間只允許一個單元使用總線。設計錯誤可能會導致總線爭用，即在有兩個邏輯電平的一條總線中會經歷一種“中間”狀態(tài)，在這種狀態(tài)下，信號既不是‘1’也不是‘0’。窗口觸發(fā)可以輕松捕獲總線爭用。通過窗口觸發(fā)功能，示波器會觸發(fā)進入(或退出)由兩個用戶可調節(jié)的門限定義的窗口的事件。此外，還可以使用窗口觸發(fā)上的時間限定指標，構成一個矩形時間窗口，如果信號進入或退出這個窗口，那么會觸發(fā)采集。最小窗口寬度是150 ps，最小重新準備時間為500 ps。圖1g說明了捕獲的總線爭用事件。觸發(fā)電平設置成相應邏輯家族的高和低門限電壓。

圖1g.窗口觸發(fā)。

邏輯限定

通過Pinpoint觸發(fā)系統(tǒng)，還可以選擇對上面所有高級觸發(fā)類型(毛刺、寬度、欠幅脈沖、超時、跳變時間、建立時間和保持時間、窗口)進行邏輯判斷，為隔離事件提供了另一個強大的工具。圖2說明了使用邏輯限定捕獲建立時間和保持時間，其中通道1 (黃色)和通道2 (藍色)分別是時鐘和數據。通道3 (洋紅色)和通道4 (綠色)的觸發(fā)事件都限定為邏輯高。只有在滿足邏輯條件時，

才會在建立時間和保持時間違規(guī)時觸發(fā)采集。在數字電路中，通常需要根據觀察的信號的邏輯狀態(tài)定義觸發(fā)條件。4通道示波器可以使用最多四條輸入的邏輯狀態(tài)觸發(fā)示波器。

圖2.邏輯判定建立時間和保持時間觸發(fā)

Pinpoint觸發(fā)系統(tǒng)中有兩種邏輯觸發(fā)：

◆邏輯碼型觸發(fā)

◆邏輯狀態(tài)觸發(fā)

◆邏輯碼型觸發(fā)

邏輯觸發(fā)(圖3a)允許在提供的輸入通道的任何邏輯組合上觸發(fā)采集，特別適合檢驗數字邏輯操作。在輸入通道滿足邏輯碼型(AND, OR, NAND, NOR)時，示波器會觸

發(fā)采集。傳統(tǒng)的邏輯家族(TTL 和ECL)提供了預先定義的門限電平，也可以使用USER 為邏輯家族設置門限，如高速CMOS。在MSO70000 系列上，可以把寬達20位的邏輯碼型定義為觸發(fā)條件。這特別適合隔離復雜設計中的特定系統(tǒng)狀態(tài)，如定時檢驗至關重要的存儲器總線。

圖3a. 邏輯碼型觸發(fā)。

邏輯狀態(tài)觸發(fā)

與邏輯碼型觸發(fā)類似，在邏輯狀態(tài)觸發(fā)中，觸發(fā)通過由通道4(及MSO70000 上的Clk/Qual)上的邊沿提供時鐘的通道1、2 和3(及MSO70000上的通道D0-D15)的任何邏輯碼型定義，如圖3b 所示。可以在時鐘上升沿或下降沿上觸發(fā)系統(tǒng)。在包含觸發(fā)和位移寄存器的電路中調試傳播時延和亞穩(wěn)定問題時，這類觸發(fā)非常有用。邏輯狀態(tài)觸發(fā)可以用來調試存在離散時鐘線路和多個數據信號的并行總線；串行觸發(fā)(后面將進行討論) 則適用于觸發(fā)串行總線中的嵌入式時鐘數據。

圖3b. 邏輯狀態(tài)觸發(fā)。