高速串行總線——一致性測試方案

觀察接收端芯片內(nèi)部信號

接收端測試和調(diào)試的難點在于無法直接用探頭探測到器件內(nèi)部。許多接收端芯片內(nèi)部有輸入濾波器用來補償傳輸鏈路的損耗和傳輸線效應(yīng)，給CDR提供更“干凈”的信號。因此，示波器探頭所看到的信號是在濾波器之前的信號。

帶有可編程DSP技術(shù)的高級的示波器能夠以接收端芯片的角度，捕獲“虛擬探測點”的信號。通過在示波器中應(yīng)用FIR濾波器，示波器能夠顯示在輸入濾波器之前和之后的信號。這樣提供了更加精確的，影響CDR工作的抖動測試數(shù)據(jù)。圖7a 和7b 描述了信號經(jīng)過FIR 輸入濾波器之前和之后的測量差異。

圖7a.接收機測試不帶FIR濾

圖7b. 接收機測試帶有FIR 濾波

接收端幅度靈敏度測量

在信號進入到接收端芯片時，信號不可避免的會有能量的損失。幅度靈敏度測試就是用來檢查當(dāng)信號到達CDR和解串行器時，接收端能否準(zhǔn)確的識別1和0。

接收端時序測試

時序測試通過改變差分對間時間偏差和上升沿快慢，用來驗證接收端容限。因此，數(shù)據(jù)碼型發(fā)生器或任意波形發(fā)生器必須能夠提供差分的信號輸出。

接收端抖動容限測量

抖動容限測試目的是檢驗接收端能否正確的識別帶有抖動的信號。如果能滿足規(guī)范要求，說明CDR能夠恢復(fù)出正確的時鐘，并能準(zhǔn)確的在UI中間進行采樣。這也意味著即使信號中有抖動，解串行器仍能夠正確的識別數(shù)據(jù)。圖8描述了抖動容限測試的組成。

圖8：接收端抖動測試組成

對于時鐘嵌入式、8B/10B的鏈路，例如PCIe，嚴(yán)格的抖動容限測試是非常重要的。波形發(fā)生器必須具有提供生成特定幅度、頻率和調(diào)試方式(例如正弦波、方波三角波)等的抖動的能力。為了能夠充分的模擬DUT所可能遇到的壓力，波形發(fā)生器必須能都在上升沿和下降沿施加抖動。

目前，各個工作組對在接收端測試中的碼間干擾(ISI)抖動干擾越來越感興趣。工程師和研究人員正在評估ISI對接受端的影響，以及如何更好的測試和刻畫碼間干擾抖動。例如DisplayPort 標(biāo)準(zhǔn)和HDMI 標(biāo)準(zhǔn)中，需要使用電纜模擬器(cable emulator)模型用以模擬最差情況下的ISI。