模數(shù)轉(zhuǎn)換器時(shí)鐘優(yōu)化：測試工程觀點(diǎn)
加入技術(shù)交流群
圖7. RMS抖動(dòng) vs. 擺率
因此，使抖動(dòng)最小意味著提高時(shí)鐘邊沿的擺率。一種實(shí)現(xiàn)方法是改進(jìn)時(shí)鐘源。圖8在模擬輸入頻率范圍上比較了用作ADI最高性能ADC（16 bit 80 MSPS AD9446）時(shí)鐘源的多個(gè)不同的商用振蕩器。
圖8. 振蕩器的選擇影響AD9446-80的性能。
典型地，通用高性能時(shí)鐘振蕩器用于評估Analog Devices ADC實(shí)現(xiàn)的基線性能（藍(lán)色線）。并非所有該高速轉(zhuǎn)換器的用戶均能夠承受高性能溫控低抖動(dòng)振蕩器所需的成本和空間，但是有些低成本振蕩器即使在較高的模擬輸入頻率下也能夠獲得可接受的性能。圖8示出了一些成本可接受的器件的性能。
重要的是，由于振蕩器的銷售商不會使用相同的方法描述或測量抖動(dòng)，因此在選擇商用振蕩器時(shí)應(yīng)格外注意。確定哪種振蕩器最適用于具體應(yīng)用的實(shí)用方法是，直接在系統(tǒng)中使用數(shù)種振蕩器并對其進(jìn)行測試。這可以對性能進(jìn)行預(yù)測（假設(shè)振蕩器銷售商保持合理的質(zhì)量控制標(biāo)準(zhǔn)）。更好的方法是聯(lián)系振蕩器的制造商以獲得抖動(dòng)或相位噪聲數(shù)據(jù)，并且獲得有關(guān)如何最佳地連接該器件的建議。不正確地連接振蕩器可能會使轉(zhuǎn)換器的無雜散動(dòng)態(tài)范圍（SFDR）惡化。
進(jìn)一步的改進(jìn)
如果價(jià)格和性能雙優(yōu)的振蕩器仍不足以滿足要求，可以考慮使用分頻和/或?yàn)V波。式4描述了正弦波振蕩器的輸出：
(4)
兩個(gè)參數(shù)將影響擺率，即信號頻率（f）和幅度（A）。任一參數(shù)的增加都將使擺率增加并且將系統(tǒng)時(shí)鐘抖動(dòng)減少到更加理想的數(shù)值。通常增加時(shí)鐘頻率更加容易，我們可以使用時(shí)鐘分配電路產(chǎn)生所需的轉(zhuǎn)換器時(shí)鐘速率，并且將其饋送到系統(tǒng)時(shí)鐘樹的其他部分。
分頻器在電路元件和電源需求方面將增加成本，并且還將增加抖動(dòng)。添加到時(shí)鐘信號鏈路的每個(gè)有源元件都將增加總抖動(dòng)。
(5)
在使用分頻器時(shí)，必須考慮所有相關(guān)的參數(shù)。ADI的典型分頻器產(chǎn)品是AD951x系列，僅使抖動(dòng)增加約250 fs。除了內(nèi)建的分頻功能以外，AD951x還擁有諸如時(shí)鐘分配和占空比控制的功能。
值得注意的是，盡管時(shí)鐘分頻器增加了總的抖動(dòng)，但是由于其使頻率降低，因此它們的輸出抖動(dòng)在輸出周期中僅占很少的部分，并且引入更小的誤差。例如，如果鏈路中100 MHz的時(shí)鐘源和其他部件貢獻(xiàn)了800 fs的抖動(dòng)（約為10 ns周期的12.5%），如果時(shí)鐘分頻器將頻率降低到10 MHz，此時(shí)分頻器引入250 fs的抖動(dòng)，所得到的總抖動(dòng)為840 fs，小于100 ns輸出周期的1%。
由式5可看出，最大的抖動(dòng)貢獻(xiàn)者確定總抖動(dòng)，因此時(shí)鐘源的最大抖動(dòng)不應(yīng)超過最大抖動(dòng)貢獻(xiàn)者的三分之一，但是沒有必要比其少很多。實(shí)際的選擇取決于應(yīng)用的性能要求，諸如給定頻率范圍上的SNR、所使用的系統(tǒng)元件的特性以及尺寸和成本的限制。
減少相位噪聲
如式5指出的，總抖動(dòng)是來自時(shí)鐘電路的抖動(dòng)以及時(shí)鐘源和其他插入元件抖動(dòng)的平方和的平方根（RSS）。因此，如果分頻器電路由噪聲特別大的時(shí)鐘源驅(qū)動(dòng)，由于式5主要由最大的抖動(dòng)項(xiàng)確定，因此分頻器電路的作用不會體現(xiàn)出來。在該情況下，可以考慮在時(shí)鐘源和分頻電路之間使用無源窄帶濾波器。
為了說明濾波的優(yōu)點(diǎn)，考慮具有800 fs抖動(dòng)的時(shí)鐘源。如果時(shí)鐘分頻電路放置在時(shí)鐘源和轉(zhuǎn)換器之間，即使分頻電路性能很好，抖動(dòng)也僅能減少到約500 fs。但如果在時(shí)鐘源和分頻電路之間放置5% LC帶通濾波器，就可以將抖動(dòng)減少到250 fs（參看圖9）。
圖9. 利用時(shí)鐘分頻和濾波減少抖動(dòng)
為了理解濾波器如何改善正弦時(shí)鐘源的抖動(dòng)，可以在頻域中來探討抖動(dòng)并利用相位噪聲圖估計(jì)抖動(dòng)值。盡管計(jì)算過程是簡單的，并且提供了很好的比較方法，但是其并未考慮諸如擺率的非線性因素。因此，該模型所預(yù)測的抖動(dòng)常常比實(shí)際抖動(dòng)大。
如圖10所示，將相位噪聲圖劃分為數(shù)個(gè)頻率區(qū)域，并且對每個(gè)區(qū)域的噪聲功率進(jìn)行積分。這可以確定每個(gè)區(qū)域貢獻(xiàn)的抖動(dòng)以及時(shí)鐘源的總抖動(dòng)（通過RSS求和）。這些公式中，f0是載波頻率。由于圖10中的相噪圖為兩個(gè)邊帶之一，因此總體相位噪聲應(yīng)乘以2的平方根。
圖10. 利用相位噪聲計(jì)算抖動(dòng)
考慮具有800 fs抖動(dòng)的時(shí)鐘源。繪制該時(shí)鐘源的相位噪聲圖（圖11），這樣可以容易地確定大的抖動(dòng)來自頻域中哪個(gè)位置。在800 fs抖動(dòng)的時(shí)鐘源的情況中，可以看到頻譜中抖動(dòng)的主要部分位于寬帶。因此，采樣系統(tǒng)中減少寬帶噪聲是極為重要的。
圖11a. 800 fs時(shí)鐘源的相位噪聲圖線
圖11b. 使用具有5%通帶的帶通LC多極點(diǎn)濾波器的800 fs時(shí)鐘源的相位噪聲
在時(shí)鐘源的輸出端處使用簡單的具有5%通帶（5% LCBP）的帶通LC多極點(diǎn)濾波器，可以極大地改善性能，如圖11b中所示。應(yīng)當(dāng)注意，抖動(dòng)性能從800 fs改善為小于300 fs。這對應(yīng)于超過12 dB SNR的改善。
5% LCBP濾波器是易于實(shí)現(xiàn)的，但是體積較大并且比較昂貴。替代方案是使用晶體型濾波器。圖12示出了相位噪聲從800 fs改善為小于100 fs。與5% LCBP濾波器12dB SNR的改善相比，又增加了3dB，達(dá)到了15dB。
圖12. 使用晶體濾波器的800 fs時(shí)鐘源的相位噪聲
為了證實(shí)將晶體濾波器與噪聲源級聯(lián)的效果，進(jìn)行一個(gè)實(shí)驗(yàn)，使用benchtop脈沖發(fā)生器為16 bit 100 MHz ADC AD9446-100提供時(shí)鐘。在未進(jìn)行濾波的情況下，發(fā)生器呈現(xiàn)出大于4 ps的抖動(dòng)，導(dǎo)致SNR下降超過30 dB。在使用晶體濾波器的情況下，得到的抖動(dòng)接近50 fs，改善后的 SNR接近于技術(shù)資料中的SNR典型值。
圖13. 晶體濾波器是有幫助的-即使存在噪聲源
晶體濾波器利用其非常窄的通帶區(qū)域（通常小于1%）可以將來自許多源的抖動(dòng)減少到小于100 fs，但是它們也增加了成本，而其體積也大于有源濾波器。還應(yīng)當(dāng)注意，晶體濾波器具有5 dBm~10dBm的有限的輸入/輸出范圍。超過該范圍將導(dǎo)致失真，可能使ADC的SFDR下降。最后，某些晶體濾波器可能需要外部元件用于阻抗匹配。濾波器確實(shí)可以發(fā)揮作用，但是它們需要額外的元件、嚴(yán)格的匹配和額外的成本。
評論