簡述BSDL邊界掃描語言，BSDL邊界掃描語言的應(yīng)用

3、BSDL描述語言的實(shí)際應(yīng)用

3.1 TAP完整性測試

指令捕獲(INSTRUCTION_CAPTURE)屬性提供了測試TAP完整性的一條途徑。TAP完整性測試可以檢測時鐘TCK和模式選擇TMS的輸入端連接是否正確，所提供的有關(guān)信號是否正常;數(shù)據(jù)輸入TDI 和數(shù)據(jù)輸出TDO端的連接是否正確，且輸入和輸出的功能是否正常;內(nèi)部的指令寄存器工作是否正常;內(nèi)部的邊界掃描寄存器工作是否正常。TAP完整性測試是進(jìn)行邊界掃描其他任何測試之前建議首先進(jìn)行的測試操作，以確保邊界掃描鏈能正常工作。

TAP完整性測試的過程如圖3所示。在TAP的 Shift-IR狀態(tài)，指令捕獲位圖形已加載至指令寄存器的移位寄存器部分，直接從TDO移出數(shù)據(jù)并與各芯片的Capture位圖形比較，若數(shù)據(jù)一致則 TAP完整性測試通過。

3.2 芯片ID碼的檢測

芯片ID碼是識別芯片的內(nèi)建器件標(biāo)識碼，通過檢測芯片ID碼可以識別該芯片，判斷芯片裝配正確與否，并可進(jìn)一步判斷芯片的型號、生產(chǎn)廠家及版本號與其標(biāo)識是否相符，辨別芯片的真?zhèn)?。?dāng)TAP進(jìn)入Test-Logic-Reset狀態(tài)時，若標(biāo)志寄存器存在，則被強(qiáng)制接入TDI與TDO之間，寄存器LSB的值為“1”，否則，旁路寄存器被接入TDI與TDO之間，寄存器的值為“0”。所以，在檢測芯片標(biāo)志寄存器的值時，可以由復(fù)位狀態(tài)直接進(jìn)入移位數(shù)據(jù)狀態(tài)，輸出TDO的值，并判斷其第一位是否為“1”，若是，則此芯片有標(biāo)準(zhǔn)寄存器存在，可繼續(xù)移出其他31位，并進(jìn)行判斷與顯示。檢測流程如圖4所示。我們在對芯片EPM7128SL84進(jìn)行ID標(biāo)識碼檢測時，用邏輯分析儀采集到的TDO端的輸出波形如圖5所示，與BSDL描述中的ID碼一致，說明器件正確。

3.3 邊界掃描互連測試

我們在開發(fā)邊界掃描測試軟件過程中，設(shè)計(jì)制作了基于邊界掃描機(jī)制的試驗(yàn)電路板當(dāng)作診斷實(shí)驗(yàn)對象。其中兩塊 EPM7128SL84芯片間的有16個互連網(wǎng)絡(luò)，分別是兩芯片的4～12管腳之間、33～41管腳之間的互連(除去7腳地線，38腳電源線)。在進(jìn)行互連測試時，首先要構(gòu)造一個16×16的測試矩陣，然后將此矩陣的16個列向量分別加載到芯片1的IO4～ IO12，IO33～I(xiàn)O41管腳(除去7腳和38腳)，然后執(zhí)行外部測試指令。由芯片2捕獲對應(yīng)管腳上的信號，形成響應(yīng)向量，全部16個列向量分別加載捕獲完成后，再對響應(yīng)矩陣進(jìn)行故障診斷 [3]，如圖6所示。在此測試過程中，對芯片1的IO管腳加載的向量數(shù)據(jù)必須定位到每個管腳對應(yīng)的三態(tài)輸出單元，即芯片1的 281，278，275，269，263，260， 257，251，179，173，167，164，161，155，149，146單元;而芯片2所捕獲的對應(yīng)管腳上的信號，在執(zhí)行采樣指令之后，都被置入每個管腳對應(yīng)的輸入單元，即芯片2的279，276，273，267， 261，258，255，249，177，171，165，162，159，153，147，144單元。這樣，從TDO輸出的對應(yīng)單元的數(shù)據(jù)就組成了響應(yīng)矩陣，對響應(yīng)矩陣按照一定的算法進(jìn)行分析，便可檢測出呆滯、短路、開路與橋接故障。

4、結(jié)束語

以上所述測試流程均用C++ Builder編程實(shí)現(xiàn)，能對基于邊界掃描機(jī)制的試驗(yàn)電路板進(jìn)行準(zhǔn)確、可靠的測試。試驗(yàn)證明，在邊界掃描各項(xiàng)測試中，對BSDL描述信息進(jìn)行有效的編譯提取，對測試的成功實(shí)現(xiàn)至關(guān)重要。但器件的BSDL描述必須嚴(yán)謹(jǐn)、確切，所以，在下一步的軟件完善中，將加入BSDL 文件的數(shù)據(jù)完整性檢查，以防止錯誤數(shù)據(jù)損壞被測對象。