基于USB和FPGA的隨機數(shù)發(fā)生器驗證平臺

3．7 其他電路
為保證系統(tǒng)中各個芯片能夠正常工作，本設計在各電壓源都并聯(lián)有0．1μF的退耦電容，并將這些電容擺放在芯片的周圍，濾除高頻雜波。

4 測試與驗證
各模塊電路設計完成后，經(jīng)Altium Designer09仿真驗證，完成了相應的PCB版圖設計，并最終進行電路版圖的印刷和元器件焊接，實現(xiàn)了整個驗證平臺。
為檢驗平臺工作的正確性，本文對參考文獻中的隨機數(shù)發(fā)生器利用VHDL語言進行了實現(xiàn)，并在輸出模塊中增加了一個32位的移位寄存器，每產(chǎn)生32位隨機數(shù)進行一次輸出。最后，將該隨機數(shù)發(fā)生器及參考文獻中所設計的USB控制器與參考文獻中所提供的OC8051 IP核進行掛載連接，其掛接原理圖如圖6所示。

掛接完成后，利用QuartusII軟件，將整個系統(tǒng)以AS下載方式，通過配置芯片EPCS4下載到FPGA板中。由OC8051 IP核控制隨機數(shù)發(fā)生器模塊進行工作，每產(chǎn)生32位隨機數(shù)時，TRNG向OC8051發(fā)送一個done信號，OC8051接收32位數(shù)據(jù)，并將其分為4個8位存于4個特殊功能寄存器(Sp-ecial Function Register，SFR)中，并通過指令MOVX借助累加器將32位數(shù)據(jù)轉(zhuǎn)移至雙端口RAM中。之后進行下一32位隨機數(shù)的產(chǎn)生及傳送，直到運行16次后，RAM中所存儲的隨機數(shù)為512位時，OC8051置sent信號有效，USB控制器將512位隨機數(shù)封裝成數(shù)據(jù)包，通過USB收發(fā)器傳送給主機，傳送完成后向OC8051返回一個state信號，表明傳送結(jié)束。重復上述過程即可源源不斷地將產(chǎn)生的隨機數(shù)傳送給主機，由主機最終完成隨機數(shù)檢測，檢測結(jié)果表明所接收到的數(shù)據(jù)滿足隨機數(shù)特性。
在隨機數(shù)生成系統(tǒng)下載、隨機數(shù)生成及隨機數(shù)傳送過程中，整個平臺工作正常，表明各模塊電路原理及連接的正確性：
①電壓轉(zhuǎn)換電路連接正確，能為系統(tǒng)提供穩(wěn)定電壓，同時表明，退耦電容起到了很好的去噪作用；
②下載電路連接正確，能夠?qū)⒊绦蛘_下載到FPGA中；
③復位電路工作正常，時鐘電路能給系統(tǒng)提供穩(wěn)定的時鐘；
④USB收發(fā)器電路連接正確，能正常收發(fā)數(shù)據(jù)。
由此表明，該驗證平臺具有一定的可靠性和穩(wěn)定性，能為隨機數(shù)發(fā)生器提供一個良好的驗證環(huán)境。

結(jié)語
本文結(jié)合實際需求，在充分理解FPGA結(jié)構(gòu)原理和元件特性的基礎(chǔ)上，設計實現(xiàn)了一個小型的FPGA開發(fā)板。它不僅可以作為隨機數(shù)發(fā)生器的驗證平臺，同時也可為其他基于數(shù)字電路實現(xiàn)的系統(tǒng)提供服務。本文所設計的開發(fā)板結(jié)構(gòu)比較簡單，故難以滿足大型數(shù)字電路開發(fā)系統(tǒng)的要求，為此，下一步的工作是擴展功能模塊，設計更多的外圍擴展電路，滿足更高的實驗需求。