基于DSP的雙通道數(shù)字存儲示波器

　　觸發(fā)電路是信號采集系統(tǒng)的重要功能電路，其基本功能是提供一個穩(wěn)定的觸發(fā)相位點，用作水平掃描時基的時間參考零點，使波形在顯示屏上穩(wěn)定顯示。本采集電路設(shè)計實現(xiàn)了一個周期和被測信號相關(guān)的觸發(fā)脈沖信號，控制ADC數(shù)據(jù)采集。

　　觸發(fā)電路的核心部件是高速電平比較器，本采集電路中選用的是AD96685芯片和LT1713芯片。觸發(fā)電路如圖3所示。TrigLevel信號是迭加了源信號低頻分量的比較電平，Ref是參考電位，Trig Source信號是被觸發(fā)的源信號。通過改變Trig Level信號的電平值，實現(xiàn)觸發(fā)電平的調(diào)節(jié)。通過LT1713比較整形后輸出一對ECL差分時鐘TrigP和TrigNP，再經(jīng)過電平轉(zhuǎn)換后送入 FPGA內(nèi)觸發(fā)器。

　　2.3 供電電路的設(shè)計

　　數(shù)字存儲示波卡的電源主要分三部分，一部分給高速A/D轉(zhuǎn)換器供電，第二部分給FPGA供電，第三部分是給DSP芯片供電?？紤]到成本和實用性等因素，使用比較常見的可調(diào)電源LM1117為A/D轉(zhuǎn)換器和FPGA供電。

　　A/D轉(zhuǎn)換器需要的額定供電電壓是+3.3V，單片A/D轉(zhuǎn)換器在正常工作的情況下的功率是 689mV，故耗費的電流在210mA左右，LM1117的額定供電電流800mA，使用兩片可較好滿足要求。FPGA供電分為內(nèi)核供電和IO端口供電。內(nèi)核供電電壓為1.2V，由LM1117供電；IO端口可以進行包括1.5V、1.8V、2.5V、3.0V和3.3V等多種配置，其電源也同樣由 LM1117來提供。示波卡的運算放大器和場效應(yīng)管等器件所需的負電壓則由LM2991來提供。LM2991是輸出可調(diào)低壓差穩(wěn)壓器，輸出電壓調(diào)節(jié)范圍為 -2V至-25V（輸出電流為1A）。

　　DSP需要工作在更穩(wěn)定的電壓下，在示波卡的設(shè)計中用到了由TI公司生產(chǎn)的雙電壓輸出芯片 TPS70151.該芯片可以同時提供兩路不同的電壓，并且可以通過人為控制去改變上電順序。如圖4所示，兩路輸入VIN1和VIN2都被接到 VDD5，VOUT1和VOUT2輸出3.3V和1.8V.SEQ可以用來控制上電順序，接地說明被置為低電平，那么VOUT1先輸出3.3V，直到 VOUT1輸出電壓達到2.7V左右時，VOUT2才開始有輸出電壓。MR1和MR2被用來人為的設(shè)置輸入電壓1和輸入電壓2，可用于控制RESET的輸出電平，當兩個引腳的任何一個輸入電平為低時，那么RESET輸出低電平。其他的控制端與DSP芯片連接，那么我們可以通過在DSP中編寫C語言程序的方式達到對電源電壓的控制。

　　2.4 LCD顯示的設(shè)計

　　在本設(shè)計中，采用的LCD是FY43-4827-65K，具有480*272的高分辨率的彩色 TFT顯示屏。采用16位標準8080總線接口方式、色彩支持65536色使圖像。超高的24MHz無等待總線讀寫速度，單點讀寫周期高達42ns，無需任何等待，可以和任何高速系統(tǒng)接口。獨有顯存更新窗口設(shè)定功能，用戶可任意指定讀寫區(qū)域。

　　對緩沖區(qū)的較高要求，示波卡需要對系統(tǒng)內(nèi)存進行擴展，所以加入SDRAM作為顯示緩沖區(qū)，用于存儲臨時數(shù)據(jù)、中間結(jié)果。

　　LCD以ILI9320為控制器，ILI9230具有統(tǒng)一的時序邏輯（如圖5所示）和非常豐富的指令編碼，支持MSP430、51、DSP、FPGA等系列CPU.根據(jù)LCD控制器中不同的指令編碼和DSP中的數(shù)據(jù)端口定義，還可以自行設(shè)計對LCD的控制指令和編程方式，實現(xiàn)對LCD屏上顯示位置、顯示內(nèi)容以及色彩的組合控制。

　　如圖6所示，DSP通過數(shù)據(jù)總線與SDRAM的數(shù)據(jù)交換，把處理后的數(shù)據(jù)送入顯示緩沖區(qū)中。同時DSP也可以通過控制總線向ILI9230發(fā)送指令，使其從SDRAM中讀取數(shù)據(jù)，并送入LCD顯示，這樣就完成了一個顯示的過程。