TMS320C61416控制FPGA數據加載設計（一）
加入技術交流群
系統(tǒng)采用2片Xilinx Virtex-4系列的600萬門的FPGA XC4VLX60。主MCU是TI公司高性能定點處理器TMS320C6416，對外有2個EMIF總線接口，分別是64位寬EMIFA和16位寬EMIFB。EMIFB上掛有8位8MB的Flash和16位CPLD：Flash做2片FPGA的BIN文件保存，之前由仿真器燒寫;CPLD用于2片FPGA地址譯碼和DSP與FPGA配置部分的邏輯接口。整個數據流程是在DSP上電啟動后，Bootloader自行引導用戶程序運行。該程序負責由EMIFB總線搬移Flash空間中BIN文件，通過CPLD分別對2片FPGA進行配置加載。硬件系統(tǒng)拓撲圖如圖2所示。
3 軟件設計
軟件包括3部分：引導Bootloader代碼，加載FPGA用戶程序以及接口部分的CPLD Verilog代碼。
3.1 DSP Bootloader
本系統(tǒng)中目標板處于FPGA調試后期，需要固化其加載程序。整板上電后，要求脫離仿真器自行加載FPGA，因此這里采用DSP的EMIF BooT方式。它是由DSP上電復位后，以默認ROM時序通過EDMA自行搬移BCE1的ROM空間前1 KB內容到片內，在其0x0地址開始運行。
一般由C編寫的程序代碼長度都遠大于1 KB，如果只是純粹由DSP搬移Flash前1 KB空間，這樣便會丟失數據，程序無法正常運行。這里采用由匯編語言寫的一個兩次搬移的Bootloader程序，來引導較大的用戶程序。使用匯編語言是因為其代碼效率高，代碼長度短(本系統(tǒng)中只有256字節(jié))。兩次搬移是因為第一次DSP自行搬移后的Bootloader會占用片內的0x0地址前1 KB空間，與下一步的用戶程序0x0地址拷貝沖突(中斷向量表必須放在0x0地址，否則會丟失中斷跳轉的絕對地址)，且運行中的Bootloader不能覆蓋自身。所以把拷貝用戶程序的那部分代碼放在片內較底端運行，騰出了用戶空間的0x0地址。最后整體拷貝結束后，Bootloader再跳轉到用戶程序入口地址c_int00運行。
評論