硅晶片融合技術(shù)助力　SoC FPGA設(shè)計(jì)架構(gòu)脫穎而出(一)

　　但是，更高的整合度也意味著以前由系統(tǒng)設(shè)計(jì)人員所做出的決定，現(xiàn)在是由晶片設(shè)計(jì)人員來完成，系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)能夠?qū)崿F(xiàn)的創(chuàng)新會(huì)越來越少，也不太容易突出產(chǎn)品優(yōu)勢(shì)。更重要的是，系統(tǒng)設(shè)計(jì)人員要能夠理解晶片設(shè)計(jì)人員的思路，同時(shí)還可以自由地突顯自己產(chǎn)品的優(yōu)勢(shì)。

　　根據(jù)應(yīng)用分類　采用對(duì)應(yīng)方式

　　目前俄羅斯電子市場很多最重要的應(yīng)用都符合某種模式，包括視訊監(jiān)控、無線和有線通訊，以及高階工業(yè)控制等。在這些應(yīng)用中，系統(tǒng)收集寬頻訊號(hào)，處理這些訊號(hào)以提取出資料，進(jìn)行大運(yùn)算量的分析，做出判斷，然后實(shí)施判斷。

　　例如，監(jiān)控系統(tǒng)須要處理來自攝影機(jī)的1，080條逐行掃描視訊。系統(tǒng)對(duì)視訊串流進(jìn)行處理、增強(qiáng)邊緣、識(shí)別出目標(biāo)，最后分離出感興趣的目標(biāo)。此一處理過程通常使用標(biāo)準(zhǔn)化，雖然相對(duì)簡單，但是需要大運(yùn)算量的演算法。

　　在下一階段，處理單元的目標(biāo)分析功能將更強(qiáng)大，例如探測是否有入侵，或識(shí)別出某些特定的人。這些演算法可能是專用的，會(huì)經(jīng)常變化。最后經(jīng)過分析，確定目前的狀態(tài)是否須要觸發(fā)警鈴、鎖閉大門，或者向公共安全機(jī)構(gòu)發(fā)出警報(bào)。
以軟體實(shí)現(xiàn)系統(tǒng)功能易被復(fù)制

　　設(shè)計(jì)團(tuán)隊(duì)採用叁種不同的途徑來實(shí)現(xiàn)這些系統(tǒng)。第一種途徑最初是透過運(yùn)行在微處理器上的軟體來實(shí)現(xiàn)，最近，則採用特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品（ASSP），或者功能強(qiáng)大的32位元微控制器。

　　設(shè)計(jì)團(tuán)隊(duì)對(duì)軟體進(jìn)行除錯(cuò)、確定演算法，然后檢查系統(tǒng)性能。如果任務(wù)運(yùn)行太慢，設(shè)計(jì)人員會(huì)將其移動(dòng)到獨(dú)立的中央處理器（CPU）上?；蛘撸绻袛?shù)位訊號(hào)處理（DSP）核心等合適的加速器，IC上有向量處理器，則將其移動(dòng)到加速器上，進(jìn)而對(duì)其進(jìn)行加速。當(dāng)所有的任務(wù)滿足其時(shí)序要求后，可以在功能、時(shí)序和功率消耗上對(duì)系統(tǒng)進(jìn)行最終的驗(yàn)證。

　　在監(jiān)控實(shí)例中，系統(tǒng)控制軟體會(huì)運(yùn)行在一顆CPU核心上。標(biāo)準(zhǔn)影像處理演算法可以運(yùn)行在DSP核心標(biāo)準(zhǔn)函式庫的程式上，還可以手動(dòng)編寫更復(fù)雜的專用演算法，在所有可用CPU核心并存執(zhí)行。

　　這種設(shè)計(jì)方法有很大的優(yōu)勢(shì)。其重點(diǎn)一直是軟體，也就是系統(tǒng)功能。由于大部分系統(tǒng)功能體現(xiàn)在軟體上，因此當(dāng)出現(xiàn)問題或須要進(jìn)行改動(dòng)時(shí)，就比較容易對(duì)系統(tǒng)進(jìn)行修改。

　　但是，透過CPU或DSP核心上的軟體來執(zhí)行一種演算法，是最慢而且最耗損效能的方法。因此，對(duì)于性能或效率要求較高的系統(tǒng)，以軟體為中心的方法并不是最佳方法。系統(tǒng)不同的特性體現(xiàn)在軟體上，因此有同樣硬體的競爭對(duì)手很容易復(fù)製這些軟體，或者軟體有可能被敵方所利用。

　　以硬體當(dāng)作解決方案　設(shè)計(jì)彈性差

　　系統(tǒng)設(shè)計(jì)的另一種方法是直接根據(jù)系統(tǒng)要求來開發(fā)硬體設(shè)計(jì)，同時(shí)編寫在此一硬體上運(yùn)行的軟體。這是開發(fā)大部分特殊應(yīng)用積體電路（ASIC）所採用的方法。一開始，系統(tǒng)規(guī)劃人員確定需要哪些CPU、加速器、記憶體和控制器，把這些需求告訴晶片設(shè)計(jì)團(tuán)隊(duì)，由他們來開發(fā)ASIC。

　　在實(shí)例系統(tǒng)中，規(guī)劃人員可以選擇一對(duì)安謀國際（ARM）核心來運(yùn)行系統(tǒng)軟體，授權(quán)協(xié)力廠商影像處理引擎來處理最初的影像處理任務(wù)，在進(jìn)程最后，針對(duì)復(fù)雜演算法設(shè)計(jì)訂製韌體編寫DSP管線程式碼。當(dāng)進(jìn)行IC設(shè)計(jì)時(shí)，軟體團(tuán)隊(duì)會(huì)針對(duì)設(shè)計(jì)中完全不同的叁種引擎來使用叁組程式設(shè)計(jì)和除錯(cuò)工具。

　　以硬體為中心的方法有很大的優(yōu)勢(shì)。在所有方法中，它能夠?qū)崿F(xiàn)最大系統(tǒng)速率及最高功能效率。但這需要熟練的IC設(shè)計(jì)團(tuán)隊(duì)，且在高階製程節(jié)點(diǎn)，投入也會(huì)很大。而且，一旦設(shè)計(jì)好ASIC，就很難修改硬體或改正錯(cuò)誤，也很難應(yīng)對(duì)需求的變化，此一過程會(huì)很慢而且成本很高。軟體方案能夠節(jié)省時(shí)間，但是犧牲了ASIC方法的優(yōu)點(diǎn)--速度和功率消耗。

　　因此，雖然在理論上以硬體為中心的方法最適合對(duì)性能和功率消耗要求較高的設(shè)計(jì)，但在實(shí)際情況下，設(shè)計(jì)團(tuán)隊(duì)只有在預(yù)期會(huì)有很大的銷售量能夠滿足成本要求，降低風(fēng)險(xiǎn)時(shí)，或者他們知道系統(tǒng)硬體在產(chǎn)品生命週期過程中不會(huì)有太大的變化時(shí)，才會(huì)開發(fā)ASIC。實(shí)際上，面臨關(guān)鍵設(shè)計(jì)難題的團(tuán)隊(duì)很難實(shí)現(xiàn)系統(tǒng)IC設(shè)計(jì)時(shí)，通常會(huì)放棄ASIC方法，轉(zhuǎn)而購買與系統(tǒng)IC設(shè)計(jì)功能相近的ASSP。