放大器實(shí)用設(shè)計(jì)案例精華匯總（一）

　　4．2 峰值檢波電路

　　峰值檢波電路由二極管電路和電壓跟隨器組成。其工作原理：當(dāng)輸入電壓正半周通過(guò)時(shí)，檢波管 VU2導(dǎo)通，對(duì)電容C1、C2充電，直到到達(dá)峰值。三極管的基極由FPGA控制，產(chǎn)生1Oμs的高電平使電容放電，以減少前一頻率測(cè)量對(duì)后一頻率測(cè)量的影響，提高幅值測(cè)量精度。其中Vu1為常導(dǎo)通，以補(bǔ)償VU2上造成的壓降。適當(dāng)選擇電容值，使得電容放電速度大于充電速度，這樣電容兩端的電壓可保持在最大電壓處，從而實(shí)現(xiàn)峰值檢波。

　　該電路能夠檢測(cè)寬范圍信號(hào)頻率，較低的被測(cè)信號(hào)頻率，檢波紋波較大，但通過(guò)增加小電容和大電容并聯(lián)構(gòu)成的電容池可濾除紋波。而后級(jí)隔離，則增加由OPA277構(gòu)成的射極跟隨器，如圖3所示。

　　5 系統(tǒng)軟件設(shè)計(jì)

　　5．1 程序部分設(shè)計(jì)

　　系統(tǒng)軟件設(shè)計(jì)遵循結(jié)構(gòu)化和層次化原則，由一個(gè)主程序及若干子程序構(gòu)成。主程序通過(guò)調(diào)用子程序控制子程序間的時(shí)序，從而使整個(gè)程序正常運(yùn)行。系統(tǒng)軟件設(shè)計(jì)部分由單片機(jī)和FPGA組成。單片機(jī)主要完成讀取鍵值、控制增益和顯示功能。而FPGA則作為總線控制器，管理鍵盤、液晶和A／D轉(zhuǎn)換器與單片機(jī)之間的數(shù)據(jù)交換。以O(shè)uartus II 7．2為設(shè)計(jì)環(huán)境，用Verilog HDL硬件描述語(yǔ)言編程，完成各功能模塊的設(shè)計(jì)，并仿真測(cè)試設(shè)計(jì)好的各個(gè)模塊，再將各個(gè)模塊相互連接。程序以按鍵中斷為主線，以各項(xiàng)功能為分支，圖4為程序流程。

　　5．2 FPGA部分設(shè)計(jì)

　　FPGA主要完成A／D、D／A轉(zhuǎn)換器的串并轉(zhuǎn)換。采用12位D／A轉(zhuǎn)換器TLV5618，該器件是串行接口，大大節(jié)約系統(tǒng)端口資源，但MCU的P0、 P2端口是并行口，與串行器件的時(shí)序匹配較復(fù)雜，用靜態(tài)口P1端口模擬串行口時(shí)序又會(huì)占用MCU很多處理時(shí)間，影響系統(tǒng)效率。

　　為使MCU對(duì)串行器件操作簡(jiǎn)單，把串行時(shí)序在FPGA中用狀態(tài)機(jī)描述，同時(shí)該控制狀態(tài)機(jī)又對(duì)MCU提供P0口、CS、WR的微機(jī)標(biāo)準(zhǔn)時(shí)序接口形式，這樣MCU只需選中相應(yīng)地址，就可寫入所要得到的電壓數(shù)據(jù)，狀態(tài)機(jī)會(huì)完成串并轉(zhuǎn)換。

　　以串行接口時(shí)序?qū)?shù)據(jù)寫入器件并鎖存，與寫IO端口操