新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 13bit 40MS/s流水線ADC中的采樣保持電路設(shè)計(jì)

13bit 40MS/s流水線ADC中的采樣保持電路設(shè)計(jì)

作者： 時(shí)間：2012-09-26 來源：網(wǎng)絡(luò) 收藏
14px/25px 宋體, arial; TEXT-TRANSFORM: none; COLOR: rgb(0,0,0); TEXT-INDENT: 0px; PADDING-TOP: 0px; WHITE-SPACE: normal; LETTER-SPACING: normal; BACKGROUND-COLOR: rgb(255,255,255); orphans: 2; widows: 2; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">

　　本文設(shè)計(jì)了一個(gè)高速高精度的采樣保持電路，可作為13 bit 40 MHz流水線型ADC的前端模塊。該采樣保持電路為電容翻轉(zhuǎn)結(jié)構(gòu)，采用柵壓自舉開關(guān)提高了開關(guān)的線性度，其運(yùn)算為增益提高型的折疊式共源共柵結(jié)構(gòu)，達(dá)到了高速高增益的要求。仿真結(jié)果表明，整個(gè)采樣保持電路的精度和速度滿足了設(shè)計(jì)要求。
上一頁 1 2 3 下一頁

關(guān)鍵詞： 13bit 流水線 ADC 采樣 保持電路

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉