新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計應(yīng)用 > ModelSim功能及使用入門

ModelSim功能及使用入門

作者: 時間:2012-03-26 來源:網(wǎng)絡(luò) 收藏

是工業(yè)界最優(yōu)秀的語言仿真器,它提供最友好的調(diào)試環(huán)境,是作FPGA、ASIC設(shè)計的RTL級和門級電路仿真的首選。它支持PC和UNIX、LINUX平臺,是單一內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真,編譯仿真速度業(yè)界最快,編譯的代碼與平臺無關(guān),便于保護IP核,具有個性化的圖形界面和用戶接口,為用戶加快調(diào)試提供強有力的手段。全面支持VHDL和Verilog語言的IEEE 標準,以及IEEE VITAL 1076.4-95 標準,支持C語言調(diào)用, C的模型,基于SWIFT的SmartModel邏輯模型和硬件模型。

  支持RTL仿真,門級仿真,時序仿真:

  

ModelSim功能及使用入門

  主要特點:

  *采用直接編譯結(jié)構(gòu),編譯仿真速度最快;

  *單一內(nèi)核無縫地進行VHDL和Verilog混合仿真;

  *與機器和版本無關(guān),便于數(shù)據(jù)移植和庫維護;

  *與機器無關(guān)的編譯代碼編于保護和利用IP;

  *簡單易用和豐富的圖形用戶界面,快速全面調(diào)試;

  *Tcl/Tk用戶可定制仿真器;

  *完全支持VHDL/Verilog國際標準,完全支持Verilog 2001;

  *支持眾多的ASIC和FPGA廠家?guī)?

  *集成的Performance Analyzer幫助分析性能瓶頸,加速仿真;

  *靈活的執(zhí)行模式,Debug模式可以進行高效的調(diào)試,效率模式大幅度提高仿真速度。

  *加強的代碼覆蓋率Code Coverage,能報告出Statement 、Branch、Condition、

  * Expression、Toggle、Fsm等多種覆蓋率情況,進一步提高了測試的完整性;

  *同一波形窗口可以顯示多組波形,并且能進行多種模式的波形比較(Wave Compare);

  *先進的Signal Spy,可以方便地訪問VHDL 或者 VHDL 和Verilog 混合設(shè)計中的下層


上一頁 1 2 3 下一頁

關(guān)鍵詞: ModelSim 功能

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉