新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 高動(dòng)態(tài)范圍有源混頻器ADRF6655

高動(dòng)態(tài)范圍有源混頻器ADRF6655

作者: 時(shí)間:2011-11-04 來(lái)源:網(wǎng)絡(luò) 收藏

是一款高動(dòng)態(tài)范圍,集成PLL和VCO。頻率合成器利用可編程整數(shù)N分頻/小數(shù)N分頻PLL產(chǎn)生本振輸入,供給。PLL基準(zhǔn)輸入標(biāo)稱(chēng)值為20 MHz?;鶞?zhǔn)輸入可以進(jìn)行分頻或倍頻,然后施加于PLL鑒相器。PLL支持10 MHz至160 MHz范圍內(nèi)的輸入基準(zhǔn)頻率。鑒相器輸出控制一個(gè)電荷泵,其輸出在片外環(huán)路濾波器中進(jìn)行積分。然后,環(huán)路濾波器輸出施加于一個(gè)集成式VCO。VCO輸出(2 × fLO)再施加于一個(gè)本振(LO)分頻器和一個(gè)可編程PLL分頻器。

可編程分頻器由一個(gè)Σ-Δ調(diào)制器(SDM)進(jìn)行控制。SDM的模數(shù)可以在1至2047范圍內(nèi)編程。

該寬帶采用一個(gè)偏置調(diào)整電路,允許通過(guò)提高電源電流來(lái)增強(qiáng)IP3性能。在典型條件下,該混頻器的輸入IP3超過(guò)25 dBm,單邊帶噪聲系數(shù)(NF)為12 dB。電源電流增大約20 mA時(shí),IIP3可提升至約29 dBm。采用200 Ω差分IF輸出阻抗時(shí),典型電壓轉(zhuǎn)換增益為6 dB。IF輸出可以外部匹配,以支持有限頻率范圍內(nèi)的上變頻。

采用先進(jìn)的硅-鍺BiCMOS工藝制造,提供40引腳、裸露焊盤(pán)、無(wú)鉛、6 mm × 6 mm LFCSP封裝,額定溫度范圍為?40°C至+85°C。

特性

  • 集成小數(shù)N分頻PLL的寬帶混頻器
  • RF輸入頻率范圍:100 MHz至2500 MHz
  • 內(nèi)部LO頻率范圍:1050 MHz至2300 MHz
  • 靈活的IF輸出接口
  • 輸入P1dB:12 dBm
  • 輸入IP3:29 dBm
  • 噪聲系數(shù)(單邊帶):12 dB
  • 電壓轉(zhuǎn)換增益:6 dB
  • 200 Ω輸出匹配阻抗
  • 通過(guò)SPI串行接口進(jìn)行PLL編程
  • 40引腳、6 mm × 6 mm LFCSP封裝
  • 分頻器相關(guān)文章:分頻器原理


    關(guān)鍵詞: 有源 混頻器 ADRF6655

    評(píng)論


    相關(guān)推薦

    技術(shù)專(zhuān)區(qū)

    關(guān)閉