ADI AD5381 通道監(jiān)控功能

電路功能與優(yōu)勢

在多通道 DAC 系統(tǒng)中，如果能夠在單點監(jiān)控所有輸出，將是故障排除和診斷分析的一大優(yōu)勢。此電路利用單通道 SAR ADC 提供多通道 DAC 輸出通道監(jiān)控。

電路描述

圖 1 所示電路利用 AD5381 的內(nèi)部多路復(fù)用器，允許所有 40個輸出通道獨立路由至單輸出引腳(MON_OUT)。然后，通過外部12、10或8位ADC (AD7476/AD7477/AD7478)來監(jiān)控該引腳。與單獨監(jiān)控每個通道相比，此方法所需的電路要少得多。 AD5381 是一款完整的 40 通道、12 位 DAC，采用單電源供電并提供 100 引腳 LQFP 封裝。所有 40 個通道均具有一個以軌到軌方式工作的片內(nèi)輸出放大器。AD5381 內(nèi)置通道監(jiān)控功能，該功能由一個通過串行接口尋址的多路復(fù)用器實現(xiàn)，
任意通道輸出均可路由至監(jiān)控輸出(MON_OUT)引腳， 以便利用一個外部 ADC 進行監(jiān)控。任何通道要路由至 MON_OUT，首先必須在控制寄存器中使能該通道監(jiān)控功能。AD5381 還含有通向內(nèi)部多路復(fù)用器的非專用輸入，因而用戶能夠監(jiān)控來自基準(zhǔn)電壓源或電源等外部來源輸入。

AD5381-3 采用 3 V電源供電，而AD5381-5 則采用 5 V電源供電。AD7476 ADC提供 12 位分辨率，采用 2.35 V至 5.25 V單電源供電，集成基準(zhǔn)電壓源，具有低功耗、小尺寸特點和串行接口，吞吐速率最高可達 1 MSPS，并提供 6 引腳SOT-23封裝。該器件的基準(zhǔn)電壓從VDD獲得，從而為ADC提供最寬的動態(tài)輸入范圍；因此，其模擬輸入范圍為 0 至VDD。轉(zhuǎn)換速率由SCLK決定，吞吐速率最高可達 1 MSPS。在能接受較低分辨率轉(zhuǎn)換的應(yīng)用中，可以使用AD7476 的引腳兼容產(chǎn)品（10 位AD7477和 8 位AD7478）。

AD5381 和 AD7476 必須具有足夠大的電源旁路電容 10 μF，與各電源引腳上的 0.1 μF 電容并聯(lián)，并且盡可能靠近封裝，最好是正對著器件（圖中未顯示）。 10 μF 電容最好為鉭電容。0.1 μF 電容必須具有低有效串聯(lián)電阻(ESR)和低有效串聯(lián)電感(ESL)，如高頻時提供低阻抗接地路徑的普通陶瓷型電容，以便處理內(nèi)部邏輯開關(guān)所引起的瞬態(tài)電流。 電源走線必須盡可能寬，以提供低阻抗路徑，并減小電源線路上的毛刺效應(yīng)。時鐘等快速開關(guān)信號必須利用接地線路屏蔽起來，以免向電路板上的其它器件輻射噪聲，并且絕不應(yīng)靠近模擬信號。 SDATA 線路與 SCLK 線路之間布設(shè)接地線路有助于降低二者之間的串?dāng)_（多層電路板上不需要，因為它有獨立的接地層；不過，接地線路有助于分開不同線路）。避免數(shù)字信號與模擬信號交疊。電路板相對兩側(cè)上的走線應(yīng)

當(dāng)彼此垂直。這樣有助于減小電路板上的饋通效應(yīng)。推薦使用微帶線技術(shù)，但這種技術(shù)對于雙面電路板未必始終可行。采用這種技術(shù)時，電路板的元件側(cè)專用于接地層，信號走線則布設(shè)在焊接側(cè)。電路板至少需要 4 層才能實現(xiàn)最佳布局和性能：一個接地層、一個電源層和兩個信號層。

常見變化

在監(jiān)控功能接受較低分辨率轉(zhuǎn)換的應(yīng)用中，可以使用AD7476的引腳兼容產(chǎn)品。AD7477 提供 10 位分辨率，而 AD7478 則提供 8 位分辨率。

[附件:AD5381 通道監(jiān)控功能]