3V/5V低功耗同步電壓頻率變換芯片AD7740

摘要：AD7740是一種CMOS型低功耗單通道單終端同步電壓頻率轉(zhuǎn)換芯片，它具有緩沖和非緩沖兩種模式。工作范圍寬，對(duì)外部元件要求小，輸出頻率準(zhǔn)確，無須調(diào)整或校準(zhǔn)?？蓮V泛用于各種A/D轉(zhuǎn)換系統(tǒng)，并可以和AD22100S溫度傳感器構(gòu)成數(shù)字式環(huán)境溫度指示器等電路。文中介紹了AD7740的結(jié)構(gòu)、特點(diǎn)、功能、原理和幾種典型的應(yīng)用電路。

1 概述

AD7740是一種低成本的超小型同步電壓頻率轉(zhuǎn)換芯片（VFC），該芯片的工作電壓范圍是3.0～3.6或者4.75～5.25V；工作電流為0.9mA。AD7740有8腳SOT-23和8腳小型SOIC兩種封裝形式。體積小、成本低和易于使用是該芯片的主要設(shè)計(jì)思想。該芯片還在內(nèi)部集成有2.5V帶隙基準(zhǔn)，用戶也可使用外部基準(zhǔn)，其外部基準(zhǔn)最大力VDD。

AD7740芯片的輸出頻率和CLKIN時(shí)鐘信號(hào)同步。時(shí)鐘信號(hào)可由附加的外部晶體振蕩器（或諧振器）產(chǎn)生，也可由CMOS兼容的時(shí)鐘信號(hào)源提供。AD7740的滿刻度輸入頻率為1MHz。

當(dāng)模擬信號(hào)由0V到VREF變化時(shí)，AD7740的輸出頻率可在10%-90%fCLKIN之間變化。在緩沖模式下，該芯片的輸入阻抗非常高。此時(shí)其VIN腳的輸入電壓為0.1V～VDD-0.2V。在非緩沖模式下，VIN腳的輸入電壓允許值為-0.15～VDD+0.15V。兩種模式可通過BUF腳相互轉(zhuǎn)換。

AD7740（Y等級(jí)）的工作溫度范圍是-40～+105℃。AD7740（K等級(jí)）的工作溫度范圍是0～85℃。另外，AD7740還有如下特點(diǎn)：

●內(nèi)含單通道單終端兩步電壓頻率轉(zhuǎn)換器；

●采用8腳SOT-23和8腳小型SOIC兩種封裝；

●內(nèi)含2.5V基準(zhǔn)電壓；

●REFIN端的電壓基準(zhǔn)額定范圍是2.5V～VDD；

●最大輸入頻率為1MHz；

●具有可選非緩沖輸入和高阻抗緩沖輸入；

●在非緩沖模式下，AD7740的工作電壓是3.0～3.6V或者4.75～5.25V，工作電流是0.9mA，最低功耗為3mW（典型值）；

●雙極工作時(shí)，模擬輸入可以降低到-150mV以下；

●對(duì)外部元件要求較小，不需要外接電阻電容來設(shè)置輸出頻率，滿刻度輸出頻率由一個(gè)晶體或者時(shí)鐘來決定，也不需要調(diào)整和校準(zhǔn)；

●具有自動(dòng)斷電功能；

●無須電荷泵即可實(shí)現(xiàn)真正的-150mV能力。

2 引腳功能

圖1是AD7740的管腳排列，表1為AD7740的管腳功能說明（以8腳小型SOIC封裝為例）。

表1 AD7740管腳功能說明

3 功能原理

AD7740是一種采用了電荷平衡轉(zhuǎn)換技術(shù)的CMOS型同步電壓頻率轉(zhuǎn)換器（VFC）。輸入電壓信號(hào)通過一個(gè)專用的前端擬調(diào)制器轉(zhuǎn)換成一組輸出脈沖串。

AD7740采用單電源工作，電壓為3.3V或5V。圖2所示是它的邏輯框圖。

3.1 輸入放大緩沖和電壓范圍

通過設(shè)備BUF=1可使模擬輸入VIN工作于緩沖模式，在緩沖模式下，VIN具有高阻抗特性，典型值為100MΩ，該特性使得AD7740芯片能承受高阻抗輸入，VIN腳的電壓范圍為0.1V～VDD-0.2V。通過設(shè)置BUF=0可使AD7740在輸入端回路輸入一個(gè)低于GND的模擬信號(hào)，其范圍為-0.15～VDD+0.15V，在該模式下，AD7740的輸入阻抗典型值為50kΩ。

AD7740的轉(zhuǎn)換函數(shù)關(guān)系為：

fOUT=0.1fCLKIN+0.8(VIN/VREF)fCLKIN

圖3是非緩沖模式下的函數(shù)關(guān)系曲線：

3.2 VFC調(diào)制器

AD7740的模擬輸入信號(hào)經(jīng)過一個(gè)開關(guān)電容調(diào)制器進(jìn)行連續(xù)采樣，其采樣頻率可通過設(shè)置主時(shí)鐘頻率來調(diào)節(jié)。輸入信號(hào)可以通過片內(nèi)緩沖器緩沖后再輸入調(diào)制器采樣電容。這樣可使采樣電容的充電電流與模擬輸入隔離。

該系統(tǒng)是一負(fù)反饋回路，它通過平衡輸入電壓輸入的電荷與VREF輸入的電荷來保證積分器電容上的凈電荷為0。

表現(xiàn)模擬輸入電壓的數(shù)字信息被包含在比較器輸出的脈沖串的工作周期內(nèi)。而輸出脈沖串的頻率取決于模擬輸入信號(hào)。若為滿刻度輸入，則輸出頻率為0.9fCLKIN，而零刻度輸入則為0.1fCLKIN。這樣，輸出信號(hào)可簡(jiǎn)單方便地和光耦合器相連。FOUT的脈沖寬度由CLKIN信號(hào)的高電平延續(xù)時(shí)間來確定，其典型值為35ns。圖4為輸出頻率的波形圖。

AD7740內(nèi)有一設(shè)定調(diào)節(jié)時(shí)間以適應(yīng)輸入電壓的變化，需要說明的是：在含有有效數(shù)據(jù)的信號(hào)到來之前，該調(diào)節(jié)必須結(jié)束。調(diào)節(jié)時(shí)間通常為2個(gè)CLKIN周期。

3.3 時(shí)鐘

與異步VFC不同的是，AD7740依靠外部電容的穩(wěn)定性來設(shè)定它的滿刻度頻率，而通過外部時(shí)鐘來確定其滿刻度輸出頻率。這一特性使AD7740具有更穩(wěn)定的轉(zhuǎn)換功能，設(shè)計(jì)者可根據(jù)所選外部時(shí)鐘來測(cè)定系統(tǒng)的穩(wěn)定性和誤差。

AD7740的主時(shí)鐘輸入（CLKIN腳）可由外部CMOS兼容的時(shí)鐘信號(hào)輸入（CLKOUT不需要）。

在頻率大于50kHz時(shí)，可在CLKIN和CLKOUT之間接一晶體諧振器。

在CLKIN和CLKOUT之間連接晶體諧振器來產(chǎn)生時(shí)鐘時(shí)，AD7740的VDD拉電流比使用CLKIN腳的驅(qū)動(dòng)時(shí)鐘信號(hào)時(shí)要大。這是因?yàn)樵谑褂镁w或諧振器時(shí)片內(nèi)晶體是激活的。

片內(nèi)晶振有一初始化時(shí)間，在VDD=5V時(shí)，典型值為10ms；VDD=3.3V時(shí)，典型值為15ms（均接1MHz晶體）。

AD7740主時(shí)鐘信號(hào)會(huì)在CLKOUT腳反向，推薦使用CMOS負(fù)載。如果使用晶振來產(chǎn)生AD7740時(shí)鐘信號(hào)，用戶可能希望它能作為整個(gè)系統(tǒng)的時(shí)鐘，在這種應(yīng)用下最好讓CLKOUT信號(hào)經(jīng)過CMOS緩沖器緩沖后再送到電路的其它部分。

3.4 輸入基準(zhǔn)

AD7740所執(zhí)行的轉(zhuǎn)換取決于所應(yīng)用的參考電壓基準(zhǔn)。該基準(zhǔn)可以在REFIN/OUT懸空時(shí)的內(nèi)部2.5V帶隙基準(zhǔn)或者外部時(shí)鐘。在選用一個(gè)外部基準(zhǔn)時(shí)應(yīng)該考慮其驅(qū)動(dòng)能力、初始誤差、噪聲和漂移等特性。AD780和REF192是比較合適的選擇。

對(duì)于輻射性可測(cè)量信號(hào)源，最好使用內(nèi)部時(shí)鐘。當(dāng)信號(hào)源隨時(shí)間、溫度、負(fù)載等因素發(fā)生變化時(shí)，也應(yīng)采用內(nèi)部時(shí)鐘以消除誤差。

3.5 省電狀態(tài)

當(dāng)CLKIN管腳閑置時(shí)間超過1ms（典型值）時(shí)，AD7740自動(dòng)進(jìn)入省電狀態(tài)。在省電狀態(tài)下，大部分?jǐn)?shù)字/模擬電路關(guān)閉，REOUT懸浮，F(xiàn)OUT呈高電平，此時(shí)功率消耗僅為525μW(5V)或360μW（3.3V）

4 典型應(yīng)用

圖5給出了AD7740在非緩沖模式下的基本接線圖。5V電源作為AD7740的基準(zhǔn)，石英晶振用于給芯片提供時(shí)鐘信號(hào)。為確保晶體在超過其基本諧振頻率時(shí)不振蕩，需要在晶振上連接電容C1和C2。

4.1 A/D轉(zhuǎn)換

在A/D轉(zhuǎn)換系統(tǒng)中，AD7740的典型應(yīng)用是給FOUT的輸出脈沖計(jì)數(shù)和形成固定時(shí)間間隔。如圖4所示。這個(gè)固定閘門周期可通過對(duì)輸入信號(hào)頻率分頻產(chǎn)生。在這個(gè)應(yīng)用中，關(guān)鍵是FOUT頻率同時(shí)釧信號(hào)的比值，而不是FOUT的絕對(duì)頻率。分頻作用是通過二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)的，CLKIN為計(jì)數(shù)脈沖。

圖7給出了CLKIN、FOUT和門信號(hào)的波形。在門信號(hào)的高電平的期內(nèi)，計(jì)數(shù)脈沖對(duì)FOUT的上升沿進(jìn)行計(jì)數(shù)。由于門周期與FOUT不同步，所以計(jì)數(shù)有可能不準(zhǔn)確。因此，依靠FOUT計(jì)數(shù)可能會(huì)產(chǎn)生計(jì)數(shù)誤差。

因?yàn)門GTAEFOUTMAX=滿刻度計(jì)數(shù)總數(shù)，所以對(duì)于已給定分辨率的DAC的最快轉(zhuǎn)換速率可以用CLKIN的最高頻率來衡量。

如果輸出頻率通過由時(shí)鐘信號(hào)得來的門脈沖計(jì)數(shù)來測(cè)定，那么時(shí)鐘的穩(wěn)定性并不重要，AD7740僅起一個(gè)電壓頻率轉(zhuǎn)換驅(qū)動(dòng)器的作用。由于固有的單調(diào)轉(zhuǎn)換能力和輸入時(shí)鐘頻率的寬帶性，從而使AD7740在特殊應(yīng)用時(shí)具有較好的轉(zhuǎn)換時(shí)間和分辨率。

門周期是需要考慮的另一個(gè)重要參數(shù)。因?yàn)閂FC的積分周期等于門周期，所以全體干擾信號(hào)均可通過計(jì)算干擾信號(hào)周期的整數(shù)數(shù)目來排除。例如，門周期為100ms，則會(huì)以正常的方式抑制50Hz和60Hz的干擾信號(hào)。

4.2 隔離電路

AD7740也可用于隔離模擬信號(hào)。由于噪聲、安全性要求或距離因素，有時(shí)必須將AD7740和任何其它控制回路隔離，這利用光隔離器可很簡(jiǎn)單實(shí)現(xiàn)。但在AD7740和其它設(shè)備之間加接地環(huán)路是非常必要的。

通過VFC可將傳輸?shù)哪M電壓信號(hào)轉(zhuǎn)換成一脈沖串，然后光隔離器再以光為連接媒質(zhì)將脈沖串耦合并穿過一隔離勢(shì)壘。隔離器的輸入發(fā)光二極管（LED）由AD7740的輸出來驅(qū)動(dòng)，在接收端，輸出晶體三極管工作于光電三極管模式。脈沖串可再由電壓頻率轉(zhuǎn)換器還原成模擬電壓，也可以送入計(jì)數(shù)器以產(chǎn)生數(shù)字信號(hào)。AD7740的模擬和數(shù)字部分允許單終端電源操作，這樣可簡(jiǎn)化和電源的隔離。

圖8所示是使用低成本光隔離器組成的VFC隔離電路。5V電源可同時(shí)作為隔離器（Vm）和本地（Vcc）電源。

4.3 溫度傳感器

AD7740可以和AD22100S溫度傳感器構(gòu)成數(shù)字式環(huán)境溫度指示器。AD22100S的輸出電壓和溫度成比例。該芯征的電源電壓為5V，輸出電壓在0.25V～4.75V之間，對(duì)應(yīng)的溫度范圍是-50℃～+150℃。將該輸出電壓輸入AD7740后，可將溫度值轉(zhuǎn)換成數(shù)字脈沖串，具體電路如圖9所示。

這是一個(gè)極其經(jīng)濟(jì)的解決方案，如將5V電源同時(shí)作為VFC和AD22100S的基準(zhǔn)電壓，則外部精確的基準(zhǔn)就可省略。

4.4 供電旁路和接地電路

在準(zhǔn)確度要求比較高的電路中，應(yīng)仔細(xì)考慮供電電路和接地回路的布線，這樣有助于保證標(biāo)定的性能。在固定AD7740的印刷板電路設(shè)計(jì)中，應(yīng)使模擬和數(shù)字部分分離并限定在一定范圍內(nèi)。為將模擬數(shù)字部分之間的耦合電容降到最低，模擬地和數(shù)字地應(yīng)在接近AD7740的一點(diǎn)接地，而不應(yīng)重疊。另外，還應(yīng)避免在芯片下走數(shù)字線，以免將噪聲耦合到芯片上。模擬地應(yīng)布置在AD7740下，這樣可以避免噪聲耦合。電源供電電路應(yīng)采用較寬的布線，以降低電路阻抗和低頻干擾的影響。對(duì)于快速變化的信號(hào)，如時(shí)鐘信號(hào)，應(yīng)使用數(shù)字地屏蔽來避免輻射噪聲耦合到電路的其它部分，并且時(shí)鐘信號(hào)絕對(duì)不應(yīng)靠近模擬輸入部分的布線，以避免數(shù)字信號(hào)和模擬信號(hào)的交疊。最好采用微帶技術(shù)，接地線應(yīng)放在元件面，信號(hào)線應(yīng)放在焊接面。

還需指出：有效退耦也很重要，所有模擬電路都應(yīng)在地之間退耦。該電路采用了10μFt 1μF兩個(gè)貼片電容，并且應(yīng)盡量靠近芯片，最理想的是放在芯片的正上方。旁路電容的引線應(yīng)盡可能的短，以使電容引線的電感降到最小。10μF電容應(yīng)選用鉭電容，并靠近VFC放置以減小低頻干擾。0.1μF電容應(yīng)具有較低的串聯(lián)電阻（ESR）和有效串聯(lián)電感（ESI），可選用普通的陶瓷電容，該電容在高頻工作時(shí)可提供到地之間的通路，以處理由于內(nèi)部電路變換產(chǎn)生的突變電流。另外，在PBC的電源接入點(diǎn)還應(yīng)接上一個(gè)容量大于47μF的電容。