設(shè)計指南Q&A系列：高速模數(shù)轉(zhuǎn)換器

現(xiàn)在的高速模-數(shù)轉(zhuǎn)換器有多快？

管道結(jié)構(gòu)、硅雙極和CMOS工藝技術(shù)決定了商用高速轉(zhuǎn)換器的采樣頻率在300Msamples/s以下，典型的分辨率范圍在12到14位之間。300Msamples/s比起1Gsample/s來說速度差距非常大。相對較新的可以達到1Gsample/s的轉(zhuǎn)換器都擁有8或者10位的分辨率，并在雙極和CMOS技術(shù)中采用閃存或者折疊/內(nèi)插式結(jié)構(gòu)。目前轉(zhuǎn)換器中速度最快的一種是一個雙通道轉(zhuǎn)換器，這個雙通道轉(zhuǎn)換器建于一個單芯片上，交叉存取速度可以達到3Gsamples/s。

高速ADC的速度和分辨率之間是一個怎樣的折衷關(guān)系？

在測試器件中，更高的采樣率讓設(shè)計者們可在規(guī)定時間內(nèi)測量更大范圍的信號頻率和更高的分辨率。而在通信中，更高的采樣率可以讓更大寬帶的輸入信號被數(shù)字化。另一方面，分辨率可轉(zhuǎn)換為動態(tài)范圍，8位的分辨率適用于示波器，因為它是和典型的顯示分辨率相匹配的。

相比之下，頻譜分析儀需要更高的分辨率，因此會使用較慢的高速ADC。在通信中，速度非常快的8位轉(zhuǎn)換器被用于衛(wèi)星和微波點對點通信，因為在這些領(lǐng)域要求信號強度高度一致。而速度較慢但分辨率較高的ADC則被用于手機基站，來處理近距離和遠距離信息源之間信號強度的偏差。

結(jié)構(gòu)如何影響速度？

大部分速度沒有低于1Gsample/s的高速轉(zhuǎn)換器的管道結(jié)構(gòu)中都有一些偏差，在這些結(jié)構(gòu)中一部分連續(xù)采樣是并列進行的。移位寄存器及時地集結(jié)各個階段的位，并將組合的采樣信號傳遞到糾錯邏輯單元。速度高于1Gsample/s的一些轉(zhuǎn)換器采用閃存結(jié)構(gòu)，利用大的比較器陣列在一個步驟內(nèi)轉(zhuǎn)換采樣信號。由于一個N位的閃存轉(zhuǎn)換器要求2N-1個比較器，所以它們對功率的要求非常大，并占據(jù)很大的硅片面積。1993年問世但卻沒有大規(guī)模商品化的折疊/內(nèi)插式架構(gòu)則減少了所需比較器的數(shù)量，從而促成了CMOS實現(xiàn)數(shù)千兆赫速率的這一新的飛躍。

為什么折疊/內(nèi)插式結(jié)構(gòu)的速度如此之快？

依靠良好設(shè)計，折疊/內(nèi)插式結(jié)構(gòu)ADC的速率達到了800Msamples/s。不僅如此，“單個”ADC（速率為1和1.5Gsamples/s）實際上是一個普通芯片上的交叉存取的雙通道器件。最新的芯片帶有一對交叉存取ADC，并且自身交叉存取速度達到2和3Gsamples/s。

要達到這種速率也不是那么容易的。交叉存取通常會影響性能，因為交叉器件的較時不一致，而增益和偏移也不一定匹配。要保持可能的速度增益，就要求緊密抖動和扭曲校正，以及一定程度的片上增益、偏移和較時的校準(zhǔn)。

折疊/內(nèi)插式結(jié)構(gòu)是如何工作的？

這個結(jié)構(gòu)有四個功能：折疊、內(nèi)插、均衡(averaging)和校準(zhǔn)。折疊對模擬輸入信號進行處理，以將之映射或折疊成鋸齒波，從而減少折疊所需的比較器數(shù)量。那就是說，一個折疊因數(shù)為3的8位ADC中，(28?C1)/3或者85個比較器被輸入電壓范圍內(nèi)的三個段共享，因此每個比較器都對應(yīng)三個連在一起的彼此極性相反的寬范圍放大器的輸出（如圖）。

層疊階段增加了折疊，并進一步減少了需要的比較器的數(shù)量。為恢復(fù)這些在映射或折疊中丟失的信息，額外的“粗調(diào)”比較器被用來隔離這些輸入信號所在的折疊層。由于粗調(diào)比較器和普通比較器是并行運行的，也就沒有了判定反饋環(huán)路，從而就如在其它非閃存結(jié)構(gòu)中那樣，使得高速吞吐量成為了可能。

通過內(nèi)插，層疊的前置放大器階段為每一個“帶電的”交叉點產(chǎn)生多重“虛擬”交叉點。通過允許不是輸入產(chǎn)生的交叉點橫跨參考電壓，內(nèi)插可減少需要的前端放大器的數(shù)量。

均衡和校準(zhǔn)

均衡減弱了器件噪音和偏移的影響，包括由折疊產(chǎn)生的偏移。每一個放大器的輸出由鄰近的輸出迭生。與閃存結(jié)構(gòu)相比，折疊對器件的偏移更敏感，而CMOS對則比雙極更難匹配。解決方法就是校準(zhǔn)這些前置放大器的偏移。芯片設(shè)計者通過共享同樣的輸入緩沖和在校準(zhǔn)路徑中包括追蹤及保存(track-and-hold)，來匹配交叉存取的信道的增益和偏移。而至于信道間的采樣光孔偏移，他們則通過采用一個通用采樣時鐘來處理。