為快速ADC提供電壓箝位與DC偏置模擬電路

　　許多快速ADC都推薦0.6V~2.6V輸入電壓范圍，如美國國家半導(dǎo)體公司的ADC1175（參考文獻(xiàn)1）。但在某些應(yīng)用中，必須要轉(zhuǎn)換一個對稱的模擬輸入信號。本設(shè)計實例中的電路將一個-0.2V ~ +0.2V范圍的對稱輸入電壓轉(zhuǎn)換到推薦的0.6V~2.6V范圍（圖1）。該電路亦能防止輸出電壓低于-0.3V，以防止損壞ADC。

　　電路采用了一片Analog Devices的AD8002雙電流反饋運算放大器，以獲得高帶寬（參考文獻(xiàn)2）。第一部分的非反相放大器IC1A電壓增益為5。這部分具有高輸入阻抗和低輸出阻抗，使第二部分IC1B能正常工作。第二部分承擔(dān)了大部分任務(wù)。IC1B、R4和R5構(gòu)成一個基本的反相放大器，增加R3和D1后可以獲得箝位效果。R3、D1、R4與R5確定箝位電平。另外，電流IDC對輸出電壓作直流偏置。可以微調(diào)可調(diào)電位器P1的電阻以獲得所需的輸出電壓偏置，如1.6V。

　　如果二極管D1的電流可忽略，則輸出電壓VO是：-(1+R2/R1)×(R5/(R3+R4))×VI+VCC×R5/(R6+P1+R7)=1.6-5×VI。假設(shè)二極管電壓VDIODE為0.6VS，則VO=-(R5/R4)×VDIODE+VCC×R5/(R6+P1+R7) = 1.6-1.65=-0.05V。

　　保護(hù)ADC的箝位出現(xiàn)在0V附近。提升箝位電平會降低電路在非箝位區(qū)內(nèi)的線性度。換句話說，在箝位電平與線性度之間存在一個設(shè)計折中。電阻R8限制通過ADC輸入端的電流。電容C2為可選，它限制VADC/VI帶寬。電容C1可減少來自-VCC電源的噪聲。

　　參考文獻(xiàn)

　　1. "ADC1175-8-Bit,20MHz,60mWA/DConverter,"NationalSemiconductor.

　　2. "AD8002Dual600MHz,50mWCurrentFeedbackAmplifier,"AnalogDevices.