AVR的IO結(jié)構(gòu)分析與操作

AVR的IO結(jié)構(gòu)分析與操作
AVR的IO是真正雙向IO結(jié)構(gòu)，由于大部分網(wǎng)友都是從標(biāo)準(zhǔn)51轉(zhuǎn)過來的，受標(biāo)準(zhǔn)51的準(zhǔn)雙向IO和布爾操作概念影響，沒能掌握AVR的IO操作，所以有必要撰文說明一下。
其實(shí)采用真正雙向IO結(jié)構(gòu)的新型MCU很多，常用的有 增強(qiáng)型51，PIC,AVR等，先簡單的回顧一下標(biāo)準(zhǔn)51的準(zhǔn)雙向IO結(jié)構(gòu),這種準(zhǔn)雙向IO結(jié)構(gòu)的特點(diǎn)是：
1 輸出結(jié)構(gòu)類似 OC門，輸出低電平時(shí)，內(nèi)部NMOS導(dǎo)通，驅(qū)動(dòng)能力較強(qiáng)(800uA)；輸出高電平靠內(nèi)部上拉電阻，驅(qū)動(dòng)能力弱(60uA)。
2 永遠(yuǎn)有內(nèi)部電阻上拉(P0口除外)，高電平輸出電流能力很弱，所以即使IO口長時(shí)間短路到地也不會(huì)損壞IO口(同理，IO口低電平輸出能力較強(qiáng),作低電平輸出時(shí)不能長時(shí)間短路到VCC)。
3 作輸入時(shí)，因?yàn)镺C門有"線與"特性,必須把IO口設(shè)為高電平(所以按鍵多為共地接法)。
4 作輸出時(shí)，輸出低電平可以推動(dòng)LED(也是很弱的)，輸出高電平通常需要外接緩沖電路(所以LED多為共陽接法)。
5 軟件模擬 OC結(jié)構(gòu)的總線反而比較方便-----例如 IIC總線。
* P0口比較特殊，做外部總線時(shí)，是推挽輸出，做普通IO時(shí)沒有內(nèi)部上拉電阻，所以P0口做按鍵輸入需要外接上拉電阻。
* OC門:三極管的叫集電極開路，場效應(yīng)管的叫漏極開路，簡稱開漏輸出。具備"線與"能力,有0得0。
* 為什么設(shè)計(jì)成輸出時(shí)高電平弱，低電平強(qiáng)----是考慮了當(dāng)年流行的TTL器件輸入特性。

AVR的真正雙向IO結(jié)構(gòu)就復(fù)雜多了，單是控制端口的寄存器也有4個(gè)：PORTx，DDRx，PINx，SFIOR(PUD位)，不過功能也強(qiáng)勁多了。
作為通用數(shù)字I/O 使用時(shí)，所有AVR I/O 端口都具有真正的讀- 修改- 寫功能。這意味著用SBI 或CBI 指令改變某些管腳的方向( 或者是端口電平、禁止/ 使能上拉電阻) 時(shí)不會(huì)無意地改變其他管腳的方向( 或者是端口電平、禁止/ 使能上拉電阻)。
輸出緩沖器具有對稱的驅(qū)動(dòng)能力，可以輸出或吸收大電流，直接驅(qū)動(dòng)LED。所有的端口引腳都具有與電壓無關(guān)的上拉電阻。并有保護(hù)二極管與VCC 和地相連。
* (很多數(shù)字器件都有保護(hù)二極管，在低功耗應(yīng)用時(shí)要考慮保護(hù)二極管的電流倒灌的影響)，每個(gè)端口都有三個(gè)I/O 存儲(chǔ)器地址:
數(shù)據(jù)寄存器 – PORTx
數(shù)據(jù)方向寄存器 – DDRx
端口輸入引腳 – PINx
數(shù)據(jù)寄存器PORTx和數(shù)據(jù)方向寄存器DDRx為讀/ 寫寄存器，而端口輸入引腳PINx為只讀寄存器。但是需要特別注意的是，對PINx 寄存器某一位寫入邏輯"1“ 將造成數(shù)據(jù)寄存器相應(yīng)位的數(shù)據(jù)發(fā)生"0“ 與“1“ 的交替變化。
當(dāng)寄存器MCUCR 的上拉禁止位PUD置位時(shí)所有端口引腳的上拉電阻都被禁止。在( 高阻態(tài)) 三態(tài)({DDxn, PORTxn} = 0b00) 輸出高電平({DDxn, PORTxn} = 0b11) 兩種狀態(tài)之間進(jìn)行切換時(shí)，上拉電阻使能({DDxn, PORTxn} = 0b01) 或輸出低電平({DDxn,PORTxn} = 0b10) 這兩種模式必然會(huì)有一個(gè)發(fā)生。
通常，上拉電阻使能是完全可以接受的，因?yàn)楦咦璀h(huán)境不在意是強(qiáng)高電平輸出還是上拉輸出。如果使用情況不是這樣子，可以通過置位SFIOR 寄存器的PUD 來禁止所有端口的上拉電阻。在上拉輸入和輸出低電平之間切換也有同樣的問題。用戶必須選擇高阻態(tài)({DDxn,PORTxn} = 0b00) 或輸出高電平({DDxn, PORTxn} = 0b10) 作為中間步驟。
不論如何配置DDxn，都可以通過讀取PINxn 寄存器來獲得引腳電平PINxn寄存器的各個(gè)位與其前面的鎖存器組成了一個(gè)同步器。這樣就可以避免在內(nèi)部時(shí)鐘狀態(tài)發(fā)生改變的短時(shí)間范圍內(nèi)由于引腳電平變化而造成的信號(hào)不穩(wěn)定。其缺點(diǎn)是引入了延遲。
AVR IO具備多種IO模式:
1 高阻態(tài) ，多用于高阻模擬信號(hào)輸入，例如ADC數(shù)模轉(zhuǎn)換器輸入,模擬比較器輸入。
2 弱上拉狀態(tài)(Rup=20K~50K)，輸入用。為低電平信號(hào)輸入作了優(yōu)化，省去外部上拉電阻，例如按鍵輸入，低電平中斷觸發(fā)信號(hào)輸入。
3 推挽強(qiáng)輸出狀態(tài)，驅(qū)動(dòng)能力特強(qiáng)(>20mA),可直接推動(dòng)LED，而且高低驅(qū)動(dòng)能力對稱。
使用注意事項(xiàng)：
寫用PORTx,讀取用PINx實(shí)驗(yàn)時(shí)，盡量不要把管腳直接接到GND/VCC,當(dāng)設(shè)定不當(dāng)，IO口將會(huì)輸出/灌入 80mA(Vcc=5V)的大電流,導(dǎo)致器件損壞。
作輸入時(shí)：
1通常要使能內(nèi)部上拉電阻，懸空(高阻態(tài))將會(huì)很容易受干擾。(表面看好像是51的抗干擾能力強(qiáng)，是因?yàn)?1永遠(yuǎn)有內(nèi)部電阻上拉)。
2盡量不要讓輸入懸空或模擬輸入電平接近VCC/2，將會(huì)消耗太多的電流，特別是低功耗應(yīng)用場合------CMOS電路的特點(diǎn)。
3讀取軟件賦予的引腳電平時(shí)需要在賦值指令out 和讀取指令in 之間有一個(gè)時(shí)鐘周期的間隔，如nop 指令。
4功能模塊(中斷，定時(shí)器)的輸入可以是低電平觸發(fā)，也可以是上升沿觸發(fā)或下降沿觸發(fā)。
5用于高阻模擬信號(hào)輸入，切記不要使能內(nèi)部上拉電阻，影響精確度。例如ADC數(shù)模轉(zhuǎn)換器輸入,模擬比較器輸入。
作輸出時(shí)：
采用必要的限流措施，例如驅(qū)動(dòng)LED要串入限流電阻。
復(fù)位時(shí):
復(fù)位時(shí)內(nèi)部上拉電阻將被禁用。如果應(yīng)用中(例如電機(jī)控制)需要嚴(yán)格的電平控制，請使用外接電阻固定電平。
休眠時(shí):
作輸出的，依然維持狀態(tài)不變。
作輸入的，一般無效，但如果使能了第二功能(中斷使能)，其輸入功能有效。例如 外部中斷的喚醒功能。
AVR的C語言IO操作:
AVR的C語言基于ANSI C，沒有像51那樣擴(kuò)展了位操作(布爾操作)，雖然匯編指令里面有SBI/CBI/SBIC/SBIS指令， 所以需要采用位邏輯運(yùn)來實(shí)現(xiàn)，這是必須要掌握的。
IO口和功能寄存器的操作方法一樣,但對于部分功能寄存器的讀寫有特殊要求，請參看手冊。
不必考慮代碼效率的問題，如果可能，GCCAVR會(huì)自動(dòng)優(yōu)化為SBI/CBI/SBIC/SBIS指令,跟匯編的效率是一樣的。
例如 iom16.h 里面定義了 #define PA7 7
這標(biāo)準(zhǔn)頭文件定義了MCU的所有官方定義(包括寄存器，位，中斷入口等)，但管腳的第二功能沒有定義)
想PA7為1 PORTA|=(1 PA7);
想PA7為0 PORTA=~(1 PA7);
想PA7取反 PORTA^=(1 PA7);
想檢測PA7是否為1 if (PINA(1 PA7)){ };
想檢測PA7是否為0 if !(PINA(1 PA7)){ };
為左移運(yùn)算符，不懂的就要好好復(fù)習(xí)C語言基礎(chǔ)了。
注意IO操作的順序:
//上電默認(rèn)DDRx=0x00,PORTx=0x00 輸入，無上拉電阻。
假設(shè)PA口驅(qū)動(dòng)LED的負(fù)極，低電平燈亮。
初始化方法1:
PORTA="0xFF"; //內(nèi)部上拉，高電平
DDRA=0xFF; //輸出高電平---------燈一直是滅的
初始化方法2:
DDRA="0xFF"; //輸出低電平--------燈被錯(cuò)誤點(diǎn)亮了
PORTA=0xFF; //輸出高電平--------馬上被熄滅了，時(shí)間很短(1個(gè)指令不到uS時(shí)間)，燈閃了一下，眼睛無法察覺。但要是這個(gè)IO口是控制炸藥包的點(diǎn)火信號(hào)呢？工控場合要考慮可靠性的問題。
模擬OC結(jié)構(gòu)的IIC總線的技巧:
雖然AVR大多帶有硬件IIC接口，但也有需要使用軟件模擬IIC的情況，可以通過使用外部上拉電阻+控制DDRx的方法來實(shí)現(xiàn)OC結(jié)構(gòu)的IIC總線。IIC的速度跟上拉電阻有關(guān)，內(nèi)部的上拉電阻阻值較大(Rup=20K~50K)，只能用于低速的場合。
#define SDA 0 //PC0
#define SCL 1 //PC1
(程序初始化設(shè)定 SDA和SCL都是 PORT="0",DDR=0)
#define SDA_0() DDRA|=(1 #define SDA_1() DDRA=~(1 #define SCL_0() DDRA|=(1 #define SCL_1() DDRA=~(1 使用上面的SDA_0()/SDA_1()/SCL_0()/SCL_1()宏即可，直觀，而且效率跟匯編是一樣的