51系列I/O口上拉電阻使用點(diǎn)滴

按常規(guī)，在51端口（P1、P2、P3）某位用作輸入時(shí)，必須先向?qū)?yīng)的鎖存器寫入1，使FET截止。一般情況是這樣，也有例外。所謂IO口內(nèi)部與電源相連的上拉電阻而非一常規(guī)線性電阻，實(shí)質(zhì)上，該電阻是由兩個(gè)場(chǎng)效應(yīng)管并聯(lián)在一起：一個(gè)FET為負(fù)載管，其阻值固定；另一個(gè)FET可工作在導(dǎo)通或截止兩種狀態(tài)（姑且叫可變FET）。使其總電阻值變化近似為0或阻值較大（20千歐--40千歐）兩種情況。當(dāng)和端口鎖存器相連的FET由導(dǎo)通至截止時(shí)，該阻值近似為0，可將引腳快速上拉至高電平；當(dāng)和鎖存器相連的FET由截止至導(dǎo)通時(shí)，該電阻呈現(xiàn)較大阻值，限制了和端口鎖存器相連的FET的導(dǎo)通電流。

51I/O口作為輸入端和外部信號(hào)相連有時(shí)必須考慮上述特性，本人在設(shè)計(jì)LTP1245熱敏打印頭驅(qū)動(dòng)板時(shí)，資料上推介熱敏頭“抬頭”和“紙盡”信號(hào)由頭中內(nèi)嵌檢測(cè)電路提供，MCU IO口采集該信號(hào)時(shí)需加緩沖（如74HC04）。當(dāng)時(shí)本人認(rèn)為51IO口上拉電阻為一較大阻值的固定電阻，對(duì) 輸入信號(hào)無(wú)影響，故未加緩沖電路（為降低成本能省則?。？傻秸{(diào)試PCBA時(shí)發(fā)現(xiàn)，“抬頭”、“紙盡”狀態(tài)變化時(shí)，采集信號(hào)只在3.90V--5.10V之間變化,應(yīng)為低電平時(shí)無(wú)低電平輸出。究其原因，打印頭的“抬頭”、“缺紙”信號(hào)輸出為一光敏三極管的集電極輸出，集電極和電源間原有一個(gè)負(fù)載電阻，飽和導(dǎo)通設(shè)計(jì)工作電流僅為450--1100微安，當(dāng)該集電極直接和MCU IO口某位相連時(shí)，IO口上拉電阻和光敏三極管負(fù)載電阻并聯(lián)，當(dāng)IO口上拉時(shí)，上拉電阻極小致使光敏三極管直流負(fù)載線斜率陡然增大，工作狀態(tài)進(jìn)入放大區(qū)而非希望的飽和區(qū)。當(dāng)時(shí)在不改硬件的條件下，我?guī)缀鯚o(wú)計(jì)可施，甚至想到了準(zhǔn)備燒斷IO口上拉電阻（前兩天我曾發(fā)帖求救怎么燒斷IO口上拉電阻的方法）后來(lái)聽網(wǎng)友建議該方法風(fēng)險(xiǎn)較大，所以總想用軟件方法解決。

后來(lái)我的解決方法是：采樣信號(hào)前不是先向?qū)?yīng)鎖存器寫1，而是先寫入0，再寫入1，延時(shí)約10毫秒以上，然后再采樣（當(dāng)然此法只適應(yīng)于采樣頻率很低的情況）。這樣作的目的是：先寫入0迫使IO口上拉電阻先為一較大值，此時(shí)如果外部光敏三極管本來(lái)處于截止?fàn)顟B(tài)，當(dāng)完成上述一系列鎖存器的寫入過(guò)程后光敏管仍為截止態(tài)，IO口正確采樣到高電平；此時(shí)如果外部光敏三極管基極電流足夠大有容許三極管飽和導(dǎo)通的條件（即基極吸收到充分光強(qiáng)），雖然采樣一開始集電極被人為鉗位在低電平，但當(dāng)下一時(shí)隙和IO口相連的鎖存器被寫入1時(shí)，在IO口上拉電阻中的可變FET導(dǎo)通之前，光敏三極管已先進(jìn)入飽和態(tài)而又把引腳鉗位在實(shí)際輸出的低電平，此時(shí)MCU IO口的上拉電阻仍為較大阻值，同時(shí)和原光敏三極管集電極負(fù)載電阻并聯(lián)（考慮并聯(lián)后阻值變化，原光敏三極管集電極負(fù)載電阻需增大到適當(dāng)阻值）充當(dāng)飽和導(dǎo)通后光敏三極管的負(fù)載電阻，事實(shí)上，IO口上拉電阻中的可變FET未來(lái)得及導(dǎo)通又被截止了，由此又保證了信號(hào)低電平的正確采樣。經(jīng)過(guò)波形測(cè)試問題得。