基于PCI接口的高速數(shù)字信號(hào)處理板卡的設(shè)計(jì)

SBSRAM即同步突發(fā)靜態(tài)存儲(chǔ)器，其最大的優(yōu)點(diǎn)是讀寫(xiě)速度高、不需要刷新。在步突發(fā)模式下，只要外部器件給出首次訪問(wèn)地址，則在同步時(shí)鐘的上跳沿，就可以在內(nèi)部產(chǎn)生訪問(wèn)數(shù)據(jù)單元的突發(fā)地址，協(xié)助那些不能快速提供存取地址的控制器加快數(shù)據(jù)訪問(wèn)的速度。由于TMS320C6701的EMIF（擴(kuò)展存儲(chǔ)器接口）可以按SBSRAM的速度提供地址，所以應(yīng)當(dāng)將SBSRAM的突發(fā)模式禁止（/ADV接高電平）。但這一點(diǎn)并不意味著降低讀寫(xiě)性能。事實(shí)上由于DSP在每個(gè)數(shù)據(jù)訪問(wèn)周期都可以連續(xù)地輸出新的地址和控制命令，仍然能實(shí)現(xiàn)突發(fā)模式下的峰值讀寫(xiě)速度。由于對(duì)SBSRAM存取訪問(wèn)的同步時(shí)鐘頻率在80MHz，所以高速數(shù)字信號(hào)在線路板上傳輸?shù)馁|(zhì)量特別重要[2]。

在進(jìn)行PCB設(shè)計(jì)時(shí)，信號(hào)完整性（SI，Signal Integrity）必須引起重視。它主要包括反射、振鈴、地彈、串?dāng)_等。以前進(jìn)行高速PCB設(shè)計(jì)時(shí)，對(duì)用戶經(jīng)驗(yàn)要求很高，現(xiàn)在借助于EDA輔助軟件，信號(hào)完整性問(wèn)題可以在設(shè)計(jì)中預(yù)見(jiàn)，并且采用一定的措施去控制。根據(jù)所選PCB的基材（介電常數(shù)、板厚），利用Agilent公司提供的免費(fèi)軟件AppCAD很容易計(jì)算傳輸線的阻抗，然后計(jì)算出最佳的端接匹配電阻。

在完成PCB設(shè)計(jì)后，利用HyperLynx的BoardSim功能可以驗(yàn)證設(shè)計(jì)。BoardSim采用流行的IBIS模型（Input/Output Buffer Information Specification），在仿真時(shí)應(yīng)先將器件的IBIS模型加載到指定的端口中，設(shè)置時(shí)鐘的頻率與系統(tǒng)的工作頻率相等，連接好示波器的探頭，啟動(dòng)仿真就可以看到仿真的結(jié)果。圖3是沒(méi)采用端接電阻的仿真波形，可以看到信號(hào)質(zhì)量非常差，振鈴和過(guò)沖現(xiàn)象嚴(yán)重。圖4是采用33Ω串行電阻端接的仿真波形，振鈴和過(guò)沖現(xiàn)象都有了很大的改善，信號(hào)質(zhì)量較好。

5 DSP信號(hào)處理流程

DSP信號(hào)處理算法主要依據(jù)參考文獻(xiàn)[1]和[3]，對(duì)信號(hào)進(jìn)行時(shí)間和頻率二維相關(guān)運(yùn)算。時(shí)間維上的峰值可以計(jì)算出目標(biāo)的距離，在頻率維上的峰值可以計(jì)算出目標(biāo)的速度。信號(hào)處理流程如圖5所示。

將PCI接口應(yīng)用到DSP系統(tǒng)中，加速了數(shù)據(jù)傳輸?shù)乃俣?，可以充分運(yùn)用PC機(jī)平臺(tái)上豐富的軟件和硬件資源，完成數(shù)據(jù)融合、目標(biāo)顯示、參數(shù)設(shè)置等任務(wù)。將運(yùn)算量大的、實(shí)時(shí)性強(qiáng)的任務(wù)交給DSP芯片完成，充分利用了DSP芯片的特長(zhǎng)，從而實(shí)現(xiàn)了PC機(jī)與DSP系統(tǒng)的優(yōu)勢(shì)互補(bǔ)。二者的有機(jī)結(jié)合可以構(gòu)建以個(gè)實(shí)時(shí)性強(qiáng)、界面友好、操控方便的信號(hào)處理系統(tǒng)。