實(shí)現(xiàn)LED恒定電流的漸進(jìn)啟動(dòng)/停止電路技術(shù)
加入技術(shù)交流群
但是，計(jì)算外部電阻器時(shí)將其納入考慮范圍可適當(dāng)補(bǔ)償這種壓降。PSPICE模型捕捉的波形展示了這種電路特性（圖4）。
PSPICE模型捕捉的波形
可以看到，關(guān)閉時(shí)的曲線比打開時(shí)平緩，原因是兩個(gè)時(shí)間段的參考電壓有很大不同。盡管這并非關(guān)鍵性問題，但一些應(yīng)用可能需要更對(duì)稱的時(shí)序，可以將額外電阻連接到小信號(hào)二極管來實(shí)現(xiàn)。圖6根據(jù)圖5 PSPICE基本電路圖給出了波形，說明了通過接入D2和R8可以實(shí)現(xiàn)的性能。
典型應(yīng)用如圖7所示，時(shí)序可以調(diào)整，以便應(yīng)對(duì)不同的狀態(tài)。任何情況下，延遲電容（圖7電路圖中的C5）必須為陶瓷型，以減小漏電流，低成本的電解電容不適合在這應(yīng)用。如前所述，無需MCU的額外輸入/輸出即可激發(fā)漸進(jìn)時(shí)序，啟動(dòng)信號(hào)即可實(shí)現(xiàn)兩種功能。
另一方面，電流參考電阻（圖7電路圖中的R3）減小到5.6 kΩ時(shí)，可補(bǔ)償晶體管Q1的Vcesat。
‖
圖8、圖9中的波形說明了采用Rb=1.3 MΩ/Cbe=2.2mF產(chǎn)生軟啟動(dòng)時(shí)，輸出至4個(gè)LED的電流均為25 mA。當(dāng)然，通過調(diào)整Rb/Cbe網(wǎng)絡(luò)可以增加或減小斜升延遲。但1.5 MΩ以上的Rb值將造成系統(tǒng)對(duì)環(huán)境噪聲敏感。如前所述，Cbe電容不可采用低成本電解電容，必須采用陶瓷型電容，以實(shí)現(xiàn)所期望的長(zhǎng)時(shí)序。
可以采用小信號(hào)NMOS器件替代外部晶體管Q1，如BSS138。由于門極輸入不吸收電流，可以產(chǎn)生更大時(shí)延。雖然還可以采用更小的器件運(yùn)行這種應(yīng)用，但必須避免所選NMOS的大Rdson造成的非受控工作電流。實(shí)際上，對(duì)于Rdson額定值為5000Ω的器件，上述參數(shù)變化
評(píng)論