一種液晶顯示器的LED背光驅動控制設計方案

　　通過SS 管腳設置軟啟動開關鎖的控制時序圖如圖8 所示。

圖8 軟開關控制啟動時序圖

　　2.3 FPGA 可編程控制模塊的設計

　　FPGA 采用的是高速串行接口通訊， 和傳統(tǒng)的并行接口相比，串行通訊能提供更大的帶寬、更遠的距離、更低的成本和更高的擴展能力。

　　在設計FPGA對LT3599 的控制功能時，充分利用其內部可進行靈活設計的特性。首先檢測視屏驅動板輸出給顯示屏的視頻信號，識別出非標準信號，必要時FPGA 內部產生標準視屏信號，然后對行場同步信號進行數字濾波、時鐘鎖相，解決因長距離傳輸導致信號出現衰減失真以及電磁干擾等現象，再將RGB 信號按照預定的曲線進行Gamma 和對比度調節(jié)。

　　在進行視屏信號檢測時， 用板卡上的系統(tǒng)時鐘對輸入HS、VS 等信號的上升沿或下降沿進行計數，如果在設定時間內檢測到邊沿次數大于某一個限值則表示有信號輸入，否則為無信號輸入。這種方法輸入信號的格式范圍寬、可實現性強。

　　在進行Gamma、對比度調節(jié)時，FPGA 采用的是通過PC機查表方式，即對每一個輸入給出一個確切的輸出值，此值預先根據一定的算法計算好、使用C 語言程序編程設定，然后將相關數據加到FPGA 工程代碼中。通過預先設定好的通信方式， 在需要進行調整時， 將要調整到的信息發(fā)送給FPGA，FPGA 根據設定好的等級選擇輸出不同的值， 以完成相應的調整功能。

　　數字濾波采用的是對FPGA 內部的電平調節(jié)的方式，因為HS、VS 等信號上出現的不正常電磁干擾信號一般脈寬很窄，而HS、VS、DE 的脈寬較寬，因此，只要能夠消除非正常脈沖，就可以保證畫面穩(wěn)定正常顯示。關于數字濾波解決EMC電磁干擾的時序圖如圖9 所示。

圖9 數字濾波時序圖

　　2.4 LED 燈組

　　由于LED 的亮度是由通過其內部的電流決定的，因此進行LED 燈布局時， 一方面要考慮到整個液晶屏的亮度均勻性，另一方面要減小電路微小電壓波動給LED 燈亮度帶來的影響。對于普通中小尺寸的液晶屏，由于背光源大都用的是側光式，LED 燈組可采用串聯和并聯相結合的方式。對于大尺寸液晶屏來說背光源一般采用直下式，為了提高亮度均勻性、減輕顯示器重量，LED 燈組還可采用正三角陣列布局，能更好地實現對LED 燈的保護且提高亮度的均勻性。

　　3 結束語

　　本文所介紹的LED 背光驅動電路， 其電路效率可達90%以上。該電路設計上各相關參數都可以精確計算和控制，電路的保護措施齊全、控制效果好、抗干擾能力強，并且可以根據所需背光亮度和屏的大小靈活組合使用。經試驗以及使用測試驗證，是一款較理想的驅動控制電路。