新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)實(shí)現(xiàn)

H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)實(shí)現(xiàn)

作者： 時(shí)間：2010-09-18 來(lái)源：網(wǎng)絡(luò) 收藏

　　2.2 level編碼的優(yōu)化實(shí)現(xiàn)

　　非零系數(shù)級(jí)編碼是CAVLC編碼中復(fù)雜度最高、計(jì)算量最大、編碼延時(shí)最長(zhǎng)的部分也是CAVLC編碼器高速、高效運(yùn)行的瓶頸之一。根據(jù)H.264中CAVLC的level解碼步驟[6]可設(shè)計(jì)出相應(yīng)的編碼流程，如圖3所示。

H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)實(shí)現(xiàn)

　　(1)初始化suffixlength為0，如果TC>10，并且T13，則初始化為1。

　　(2)計(jì)算中間變量levelcode[i]：

H.264/AVC中CAVLC編碼器的硬件設(shè)計(jì)實(shí)現(xiàn)



關(guān)鍵詞： H.264 AVC CAVLC 編碼器

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉