H.264/AVC中CAVLC編碼器的硬件設(shè)計實現(xiàn) 作者： 時間：2010-09-18 來源：網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 2.2 level編碼的優(yōu)化實現(xiàn) 非零系數(shù)級編碼是CAVLC編碼中復(fù)雜度最高、計算量最大、編碼延時最長的部分也是CAVLC編碼器高速、高效運行的瓶頸之一。根據(jù)H.264中CAVLC的level解碼步驟[6]可設(shè)計出相應(yīng)的編碼流程，如圖3所示。 (1)初始化suffixlength為0，如果TC>10，并且T13，則初始化為1。 (2)計算中間變量levelcode[i]： 上一頁 1 2 3 4 下一頁
加入技術(shù)交流群
評論