基于數(shù)據(jù)選擇器和D觸發(fā)器的多輸入時(shí)序電路

　　在SSI時(shí)序邏輯電路設(shè)計(jì)中，遵循的設(shè)計(jì)準(zhǔn)則是：在保證所設(shè)計(jì)的時(shí)序邏輯電路具有正確功能的前提下，觸發(fā)器的激勵(lì)函數(shù)應(yīng)最小化，從而簡(jiǎn)化電路結(jié)構(gòu)。用卡諾圖法或公式法化簡(jiǎn)觸發(fā)器的激勵(lì)函數(shù)，在多輸入變量時(shí)相當(dāng)繁瑣甚至難以進(jìn)行。因此，需要尋求多輸入時(shí)序邏輯電路簡(jiǎn)捷設(shè)計(jì)方法。本文給出多輸入變量時(shí)序邏輯網(wǎng)絡(luò)的一種新型結(jié)構(gòu)：將D觸發(fā)器和數(shù)據(jù)選擇器進(jìn)行組合，構(gòu)成既有存儲(chǔ)功能又有數(shù)據(jù)選擇功能的多輸入時(shí)序網(wǎng)絡(luò)，并給出設(shè)計(jì)過(guò)程中不需要進(jìn)行函數(shù)化簡(jiǎn)的設(shè)計(jì)技術(shù)。

　　1 基本原理

　　1．1 基本多輸入時(shí)序網(wǎng)絡(luò)

　　1．1．1 多輸入時(shí)序網(wǎng)絡(luò)的基本形式

　　用1個(gè)D觸發(fā)器和1個(gè)2選1數(shù)據(jù)選擇器構(gòu)成多輸入時(shí)序網(wǎng)絡(luò)的基本電路，如圖1所示。

　　圖1中，觸發(fā)器的現(xiàn)態(tài)輸出Qn作為數(shù)據(jù)選擇器的A選擇輸入變量，數(shù)據(jù)選擇器的Y輸出作為觸發(fā)器的D輸入信號(hào)，數(shù)據(jù)選擇器的輸入端D0，D1作為所構(gòu)成時(shí)序網(wǎng)絡(luò)的外部信號(hào)輸入端。

　　1．1．2 多輸入時(shí)序網(wǎng)絡(luò)基本電路的狀態(tài)方程

　　由D觸發(fā)器的特性方程Qn+1=D、數(shù)據(jù)選擇器的輸出邏輯表達(dá)式的關(guān)系，得多輸入時(shí)序網(wǎng)絡(luò)基本電路的狀態(tài)方程：

　　寫成矩陣形式為：