基于高速多通道CCD預放電路的設計方案

3 實驗結果

為了驗證設計，對設計的電路利用LTspice軟件進行了電路仿真。CCD輸出等效電阻Rc 為300 Ω。走線寄生電容Cp 為20 pF.其3 dB 帶寬只有26.5 MHz,其幅頻響應和相頻響應曲線如圖5所示。預放電路的帶寬應該為CCD 像素轉(zhuǎn)移頻率的4~5倍。因此如果像素時鐘頻率達到25 MHz,那么寄生電容就嚴重限制了電路帶寬。所以需要進行高頻補償來展寬帶寬。這里Rf取值為1 kΩ，Rg 取值為0.28 kΩ，Cg 取值為4.7 pF,這時就能滿足式(3)的要求。

圖6所示為補償后的頻率響應，可見帶寬擴展已經(jīng)超過了100 MHz.

高頻補償后的放大器對方波的響應如圖7所示。

放大器的開環(huán)頻率響應如圖8所示，可以看出當放大倍數(shù)將為0 dB時，相位為-145°，不存在穩(wěn)定性問題。

4 結論

本文所提出的高速多通道CCD預放電路設計方案，對于預放電路中存在的預放電路不能足夠靠近CCD的問題以及高速運算放大器存在容易自激振蕩的問題。方案針對上述兩個問題，從電路原理和電路板設計的角度進行了高速多通道CCD預放電路分析和設計。本方案從電路原理設計中應用高頻補償技術，有效地解決了帶寬限制問題。通過電路板設計中去除運算放大器反饋端地平面的方法有效地避免了自激振蕩。因此，該設計方案可以有效地應用在高速多通道CCD 成像電路中。