32位高性能嵌入式CPU中Load Aligner 模塊的設(shè)計(jì)與實(shí)現(xiàn)(圖)

設(shè)計(jì)目標(biāo)
---本設(shè)計(jì)中，load aligner模塊要實(shí)現(xiàn)的指令有l(wèi)b、lbu、lh、lhu、lw、lwl、lwr。cpu通過這些指令把從數(shù)據(jù)存儲器中取出來的數(shù)據(jù)重新排序，然后放進(jìn)寄存器堆rf中，進(jìn)入cpu的數(shù)據(jù)通道。表1是對這些指令的介紹。

---如果把從dcache中取出的一個32位的字表示成4字節(jié)：a、b、c、d，如表2所示。

31-24/  23-16/  15-18/  7-0

a       /     b    /  c     /   d
---那么經(jīng)過上述指令操作后，這個字被重新排列的結(jié)果(即load aligner模塊的輸出,也用4字節(jié)來表示)見表3。
---表3中，s表示符號擴(kuò)展，*表示這個字節(jié)上的寄存器中的數(shù)保持不變。不過在load aligner模塊，先將這些字節(jié)置0，在寄存器堆模塊再控制這些字節(jié)是否直接寫進(jìn)寄存器。

---以上是load aligner模塊要實(shí)現(xiàn)的指令目標(biāo)，另外由于此模塊是cpu關(guān)鍵路徑的一部分，因此數(shù)據(jù)通道部分最長時延不能超過0.7ns。
邏輯設(shè)計(jì)
 ---分析比較經(jīng)過上述指令后load aligner模塊的輸入輸出變化可以看出：輸入字的每一字節(jié)經(jīng)過load aligner模塊后可以在輸出字的任意字節(jié)位置上。換言之，輸出字的每一字節(jié)都可以有a、b、c、d四種情況。所以需要一個8位的控制信號bit<7:0>來控制四個四選一的數(shù)據(jù)選擇器，稱為字節(jié)組合模塊，來獲得所需要的字節(jié)組合。不過，經(jīng)過這個字節(jié)組合模塊選出來的4字節(jié)并不全是所需要的，還需要去掉冗余的字節(jié)或者進(jìn)行符號擴(kuò)展。因此需要有能夠產(chǎn)生符號擴(kuò)展或者0擴(kuò)展的模塊稱為符號產(chǎn)生模塊，然后把它的輸出和一個4位的控制信號mask<3:0>一起控制一組二選一數(shù)據(jù)選擇器，稱為輸出模塊，來獲得最后的排序結(jié)果。邏輯實(shí)現(xiàn)流程圖見圖1。

---以上是load aligner模塊數(shù)據(jù)通道部分的設(shè)計(jì)。它還需要有控制模塊來產(chǎn)生上述控制信號，此外由于任何一個控制信號都要驅(qū)動數(shù)據(jù)通道子模塊中的32個cell，所以還要有一個驅(qū)動模塊來使控制信號有足夠的驅(qū)動能力。由以上分析，整個load aligner模塊的框圖如圖2所示。其中，控制模塊采用自動布局布線生成，而驅(qū)動模塊和數(shù)據(jù)通道模塊均采用全定制設(shè)計(jì)。

功能驗(yàn)證
 ---對此模塊的rtl代碼和所設(shè)計(jì)的電路分別進(jìn)行了功能驗(yàn)證。設(shè)從dcache取出的32位數(shù)據(jù)用十六進(jìn)制表示為aabbccdd，對表3中的所有指令進(jìn)行測試。圖3所示的波形圖就是依次測試指令lw、lh00、lhu00、lh10、lhu10、lb00、lbu00、lb01、lbu01、lb10等的結(jié)果?？梢钥闯?，結(jié)果與表3完全吻合。說明所設(shè)計(jì)的電路滿足設(shè)計(jì)目標(biāo)，可以實(shí)現(xiàn)所要求的所有指令。

電路仿真
---根據(jù)圖1可以看出，從符號選擇信號sandz<4:0>到輸出的路徑為最長路徑，我們選取這條路徑進(jìn)行仿真，并考慮在0.18μm時線電阻電容對時延的影響，用hspice確定了所需器件的尺寸。仿真結(jié)果如圖4所示。上升時時延為0.52ns，下降時時延為0.47ns，均滿足小于0.7ns 的要求。

結(jié)論     
---在cpu中，load aligner模塊是dcache和數(shù)據(jù)通道之間的接口。從dcache中取出的數(shù)據(jù)只有通過load aligner模塊重新排序，才能進(jìn)入cpu的數(shù)據(jù)通道。在設(shè)計(jì)中應(yīng)用了自上而下的設(shè)計(jì)方法，所設(shè)計(jì)的電路實(shí)現(xiàn)了所有的指令，在時延上也達(dá)到了設(shè)計(jì)目標(biāo)。

參考文獻(xiàn)
1 李學(xué)干.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu).西安電子科技出版社.2000
2 cmos circuit design, layout, and simulation. r. jacob baker and harry w. li and david e. boyce. the institute of electrical and electronics engineers, inc. new york. 1998
3 digital logic circuit analysis & design, by n. p. nelson.1997