為5V 1-Wire從器件提供過壓保護
圖1. 包含5V和12V器件的1-Wire總線
保護電路要求
合適的保護電路需要滿足以下幾項要求:- 對1-Wire總線形成非常低的負載
- 不妨礙1-Wire EPROM編程
- 適當保護5V 1-Wire器件
- 維持完整的通信信號幅值
基本原理
圖2所示為非常簡單的保護電路。齊納二極管U1限制Q1的柵極電壓,R1限制通過U1的電流。Q1為n溝道MOSFET,配制成源極跟隨器,柵極電壓減去一個小的偏移電壓后達到1-Wire從器件的IO電壓。為維持完整的通信信號幅值,偏移電壓應(yīng)盡可能低。具有負偏壓的耗盡型MOSFET非常適合這一應(yīng)用。對Supertex? DN3135進行測試,測得其偏壓為-1.84V (數(shù)據(jù)資料參數(shù)VGS(OFF))。由此,要求柵極電壓VG為3.16V,決定了U1的門限電壓。圖2. 保護電路原理圖
不幸的是,晶體管的偏移電壓隨器件、溫度的不同而變化?!?1.84V”電壓可能變化成-3.5V至室溫下-1.5V之間的任何值。這種變化使得很難找到合適的齊納二極管。此外,低壓齊納二極管指標通常為5mA下的指標,該電流將會影響1-Wire EPROM的編程電壓。例如,如果工作于100μA,壓降則遠遠低于規(guī)定門限。此時,可能選擇并聯(lián)型基準(與齊納二極管非常相似)更合適,可以在電流非常小的條件下達到門限電壓。例如,3.3V供電的MaximLM4040,只需67μA電流就能可靠地達到反向擊穿電壓。根據(jù)1-Wire總線在5V時達到67μA電流的要求,可計算得到:R1 = (5V - 3.3V)/67μA = 25.4kΩ。1-Wire總線上大約10個從器件消耗的電流為67μA,這是1-Wire主控器件(例如DS2480B)可以接受的?,F(xiàn)在,我們檢查12V編程脈沖器件通過R1的電流:
1-Wire EPROM的編程電流規(guī)定為10mA。額外增加1/3mA的負載不會產(chǎn)生任何問題。因此,圖2所示電路在MOSFET偏移電壓接近-1.8V時能夠工作,但并不保證如此。實際應(yīng)用中,最好提供可調(diào)節(jié)門限的保護電路。
I(R1) = (12V - 3.3V)/25.4kΩ = 343μA (式1)
利用電流源實現(xiàn)可調(diào)節(jié)門限 圖3電路使用電流源(U1)設(shè)置Q1的最大柵極電壓。理想電流源所提供的電流不受其兩端電壓的影響。給定電流IOUT時,可通過選擇不同的R1調(diào)節(jié)柵極電壓。
圖3. 利用電流源改進保護電路
NXP? PSSI2021SAY是一款通用的單芯片電流源(圖4)。器件具有4個端子,分別稱為VS、IOUT、GND和REXT。如果安裝了REXT,則與內(nèi)部48kΩ標稱電阻并聯(lián)。
圖4. 改進后的保護電路
根據(jù)產(chǎn)品數(shù)據(jù)資料,IOUT計算如下:
式中,REXT= 10kΩ,REXT并聯(lián)內(nèi)部48kΩ電阻,根據(jù)PSSI2021SAY數(shù)據(jù)資料,典型電流為(61.7 + 15)μA = 76.7μA。輸出電流在一定程度上取決于供電電壓VS,尤其供電電壓小于5V的條件下。測試中,3.75V下,電流達到了76.7μA。12V時,電流為94μA。由于芯片設(shè)計簡單,這種結(jié)果也在接受范圍之內(nèi)。
IOUT= 0.617/REXT(Ω) + 15μA (式2)
采用REXT= 10kΩ、R1 = 39kΩ,對圖4所示電路進行測試。1-Wire適配器為Maxim的DS9097U-E25。圖5和圖6所示為1-Wire適配器信號(頂部曲線)和受保護從器件的信號(下部曲線)。編程脈沖(圖6)在受保護從器件上引起±3V尖峰,持續(xù)時間約為10μs。編程脈沖期間,受保護從器件的電壓升至6V,可能存在潛在危險。
圖5. 通信波形:適配器(上部)、受保護從器件(下部)。圖4所示電路未造成1-Wire信號失真。
圖6. 編程脈沖:適配器(上部)、受保護從器件(下部)。
PSSI2021SAY的缺點是消耗的電源電流相當高。12V時,包括IOUT的15μA,電流高達370μA。除了可調(diào)節(jié)功能,采用PSSI2021SAY電路并不比圖2方案更好。
基于帶隙基準和分立電流源實現(xiàn)可調(diào)門限 PSSI2021SAY數(shù)據(jù)資料介紹了電路的基本原理,主要缺點是其內(nèi)部基準電壓,該基準由兩個串聯(lián)二極管的正向?qū)妷禾峁?。如果使用帶隙基準代替正偏二極管,可以獲得更好的性能。圖7所示電路等效于PSSI2021SAY,耗流更小,一旦帶隙基準達到其正常工作電流,電流幾乎與電壓無關(guān)。
圖7. 帶有帶隙基準的保護電路
晶體管Q2、帶隙基準U1及電阻R2、R3代替PSSI2021SAY。R3選擇100kΩ,帶隙基準在IO為2.2V時達到其最小工作電流。IO為5V時,流過U1的電流為38μA;IO電壓為12V時,電流為108μA。
根據(jù)基爾霍夫定律,可以得到以下關(guān)系式:
對于通用pnp晶體管,例如2N3906,VEB在室溫及低集電極電流下的典型值為0.6V。已知VBG為1.235V,所以該式可分解為:
VBG= IE× R2 + VEB (式3)
為了達到與PSSI2021SAY電路相同的標稱電流(76.7μA),計算得到R2為8.2kΩ。Q1與圖2相同時,VG必須為3.2V。忽略Q2的基極電流,IC等于IE??捎嬎鉘1:
R2 = (VBG- VEB)/IE= (1.235V - 0.6V)/IE= 0.635V/IE (式4)
為降低1-Wire主控的總體負載,需降低電流源的輸出電流,將R1和R2增大4倍(R2 = 33kΩ,R1 = 160kΩ),使電流降至19μA,形成的最大柵極電壓為3.08V。實際應(yīng)用中,需要調(diào)節(jié)R1,以補償MOSFET的VGS(OFF)容差。如果1- Wire從器件的電壓嚴格匹配V(IO),則認為找到了合適的數(shù)值。
R1 = VG/IC= 3.2V/76.7μA = 41.7kΩ (式5)
用National Semiconductor?的LM385代替Linear Technology?的LT1004 (市場上不常見),對圖7電路進行測試。1-Wire適配器為Maxim DS9097U-E25。圖8和圖9所示為1-Wire適配器信號(上部曲線)和受保護從器件的信號(下部曲線)。編程脈沖(圖9)在從器件上產(chǎn)生約10μs的尖峰(2V上升,1.5V下降)。該電路與圖4相比,能夠獲得更好的性能。編程脈沖期間,受保護從器件的電壓僅上升至5V電平。
圖8. 沒有C1時的通信波形:適配器信號(上部)、受保護從器件(下部)。
圖9. 沒有C1時的編程脈沖:適配器信號(上部)、受保護從器件(下部)。
為了減小編程脈沖引起的尖峰,安裝100pF C1。圖10和圖11為測試結(jié)果。通信波形發(fā)生輕微失真。尖峰幅值減小(1.4V上升,1.2V下降)。相對于圖9,電壓不會低于3V。Q1源極至GND之間的5.1V低功耗齊納二極管,例如BZX84,可箝位上升尖峰,但不影響下降尖峰。
圖10. 安裝C1時的通信波形:適配器信號(上部)、受保護從器件(下部)。
圖11. 安裝C1。編程脈沖:適配器信號(下部)、受保護從器件(上部)。
保護門限
圖7電路可承受的IO與GND之間的最大電壓由以下因素決定:- U1的最大安全電流
- Q
評論