一種采用曲率補償技術(shù)的高精度能隙基準(zhǔn)電壓源

1 引 言

電壓基準(zhǔn)源足集成電路中一個重要的單元模塊，是D／A，A／D轉(zhuǎn)換器及脈沖寬度調(diào)制電路中的基本單元。他的溫度穩(wěn)定性及抗噪能力不僅是影響A／D，D／A轉(zhuǎn)換精度的關(guān)鍵因素，甚至影響到整個系統(tǒng)的精度和性能?；鶞?zhǔn)電壓的精度決定了所有IC系統(tǒng)所能達到的最佳性能。因此基準(zhǔn)電壓電路對于溫漂，以及于精度有關(guān)的指標(biāo)要求比較高。由于帶隙基準(zhǔn)源能夠?qū)崿F(xiàn)高電源抑制比和低溫度系數(shù)，是目前各種基準(zhǔn)電壓源電路中性能最佳的基準(zhǔn)源電路。

為了實現(xiàn)高精度，通常都用硅半導(dǎo)體材料本身固有的特征電壓作為基準(zhǔn)電壓，但由于硅半導(dǎo)體材料具有一定的溫度系數(shù)，所以為解決溫漂問題，通常選擇一種與基準(zhǔn)電壓的溫度系數(shù)極性相反但絕對值相近的器件或電路(如△VBE電路)，使兩者結(jié)合起來，相互溫度補償，使總體溫度系數(shù)近似為零。

2 能隙基準(zhǔn)電壓的基本原理

能隙基準(zhǔn)電壓的基本原理如圖1所示。

雙極晶體管的基極-發(fā)射極電壓VBE(PN結(jié)二極管的正向電壓)，具有負(fù)溫度系數(shù)，其溫度系數(shù)在室溫下-2.2 mV／K。而熱電壓VT具有正溫度系數(shù)，其溫度系數(shù)在室溫下為+O.085 mV／K。將VT乘以常數(shù)K并和VBE相加可得到輸出電壓VREF：

VREF=VBE+KVT (1)

將式(1)對溫度T微分并代人VBE和VT的溫度系數(shù)可求得K，他使VREF的溫度系數(shù)在理論上為0。VBE受電源電壓變化的影響很小，因而帶隙基準(zhǔn)電壓的輸出電壓受電源的影響也很小。由于在這種情況下得到的基準(zhǔn)電壓的值接近于材料的帶隙電壓，所以稱為帶隙基準(zhǔn)源。

3 電路設(shè)計與實現(xiàn)

3.1 經(jīng)過曲率補償后改進的基準(zhǔn)核心電路 圖2(a)為典型的帶隙基準(zhǔn)電壓產(chǎn)生電路，對其進行改進，如圖2(b)所示，其核心部分由Q1～Q6，R1～R5組成。A1，A2和A3是Q1，Q2和Q3的發(fā)射極面積，且A2是A1的N倍，A3是A1的M倍。橫向PNP管Q4，Q5，Q6構(gòu)成恒流源。


將這個壓差加在R1上，則流過的電流Ie2等于Q1發(fā)射極的電流Ie1為：

設(shè)流過R3上的電流可以近似為Q3的發(fā)射極電流Ie3，則有：

所以：

其中N是Q2，Q1的發(fā)射級面積的比值，M為Q3，Q1的發(fā)射級面積的比值。

經(jīng)過R2的電流設(shè)為IR2，則：

式(3)右邊前兩項是IR2的PTAT部分設(shè)為IPTAT，而第三項為非線性部分設(shè)為，INL，于是IR2可以表示為：

可見，圖2的電路結(jié)構(gòu)可以對VBE中隨溫度變化的非線性部分進行補償，以達到較好的溫度特性。

由文獻[5]可知：

其中，r，a，E，G為與溫度無關(guān)的常數(shù)。
令：



把IPTAT與JNL的值代入，并聯(lián)立式(7)，(8)得一不定方程，經(jīng)過不斷迭代和仿真，總是可以找到一個工作點實現(xiàn)較好的溫度補償。
從圖(2)，可以得出：

把式(4)代入式(9)中，得最終的基準(zhǔn)電壓為：


3.2 啟動電路

如圖3所示，NJFET，Q15構(gòu)成啟動電路。當(dāng)加電源后，NJFET處于常通狀態(tài)，溝道較長，相當(dāng)與一個大電阻，Q15導(dǎo)通，于是給Q1，Q2提供基極電流，同時，Q10的集電極有電流通過，由于Q9與Q10的鏡像作用，Q9的集電極電流使得Q8管打開，給基準(zhǔn)電路提供一個工作電壓，電路開始工作，通過改變R6與R7的比值，可以調(diào)整VOUT的輸出電壓。作為啟動電路，為了不影響電路正常工作，在基準(zhǔn)建立以起來以后，要能自動關(guān)掉。Q11～Q14是用來關(guān)斷啟動電路，當(dāng)基準(zhǔn)建立起來之后，B點的電位被鉗至到兩個BE節(jié)壓降，Q15截止，此時Q10的集電極電流由Q16，Q17組成的電流鏡提供，從而保證基準(zhǔn)電路正常工作。電容C用來是濾波，可以提高了電路的電源抑制比。

由于電路中沒有采用運算放大器，可避免引入失調(diào)對基準(zhǔn)電壓精度產(chǎn)生影響。

4 電路仿真結(jié)果

在SUN工作站上用CADAENCE的HSPICE仿真工具對電路進行了對基準(zhǔn)電壓源分別進行溫度分析及電源變化分析仿真，如圖4所示，當(dāng)溫度從-55～125℃溫度范圍變化時，Vref從1.277～1.282 V變化，最大變化為5 mV，在25℃時達到最大1.282 V。Vout從5.022～5.043 V變化，溫度系數(shù)達到20 ppm／℃。25℃時，VCC從7～40 V變化時，Vref在1.281 69～1.282 12 V之間變化，變化量為0.43 mV，如圖4所示。他能滿足PWM電路對基準(zhǔn)源要求，溫漂較小和電源電壓抑制比高。經(jīng)流片測試，其完全滿足PWM對基準(zhǔn)源各種參數(shù)的要求。

由于是模擬電路，版圖設(shè)計需要很高的精度，器件應(yīng)該匹配，布局布線要合理。為了得到精確基準(zhǔn)電壓，Q1與Q2發(fā)射極面積的比值要做到很精確，版圖設(shè)計中，采用了相同面積的發(fā)射極版圖的組合結(jié)構(gòu)。此外為了提高電阻的相對精度，把要求成比例的電阻用完全相同的條形電阻間隔放置，再通過串聯(lián)或并聯(lián)而成，并盡量遠(yuǎn)離發(fā)熱量大的器件。用該基準(zhǔn)實現(xiàn)的脈寬調(diào)制電路的版圖。如圖6所示。

5 結(jié) 語

本文在分析典型帶隙基準(zhǔn)結(jié)構(gòu)的基礎(chǔ)上，采用曲率補償，設(shè)計了一種具有高電源抑制比，低溫度系數(shù)的電壓基準(zhǔn)電路，7 V電源供電時，功耗大約有9 mw。將其用于PWM電路中，并流片實現(xiàn)，能夠滿足PWM對基準(zhǔn)的要求。