基于DDS與USB技術(shù)的通信對(duì)抗教學(xué)演示系統(tǒng)中硬件的設(shè)計(jì)與實(shí)現(xiàn)

　　在控制模塊中LISB芯片選用的是FTDI公司的FT245BM。該芯片是FTDI公司早期生產(chǎn)的一種較通用的支持USB 1．1標(biāo)準(zhǔn)的專用芯片，其優(yōu)點(diǎn)在于芯片通用性好，無需固件配置，控制時(shí)序簡(jiǎn)單，而且廠家提供了完備的各類庫函數(shù)供編程使用，極大地縮短了開發(fā)周期。

　　FT245BM內(nèi)部結(jié)構(gòu)框圖如圖4所示，F(xiàn)T245BM內(nèi)部主要由USB收發(fā)器、串行接口引擎(SIE)、USB協(xié)議引擎和先進(jìn)先出(FIFO)控制器等構(gòu)成。他的一個(gè)比較明顯的優(yōu)點(diǎn)就是，內(nèi)部集成的模塊功能完備，不需要在使用時(shí)重新對(duì)其進(jìn)行配置。在接收到主機(jī)發(fā)出的控制命令后，USB收發(fā)器自動(dòng)執(zhí)行命令，并通過串行接口引擎完成USB數(shù)據(jù)的串/并雙向轉(zhuǎn)換。USB協(xié)議引擎按照USB 1．1的規(guī)范來完成對(duì)FIFO控制器的管理，F(xiàn)IFO控制器通過其兩個(gè)握手信號(hào)的輸出端口RXF#和TXE#來引導(dǎo)外部主控制器對(duì)USB芯片的讀寫控制。

4系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)

4．1 干擾模塊的設(shè)計(jì)

　　干擾模塊原理圖如圖5所示。在干擾模塊的設(shè)計(jì)中，選用了常用的DDS芯片AD9854與FPGA相結(jié)合的方式來產(chǎn)生干擾頻率。為了實(shí)現(xiàn)干擾信號(hào)功率的可控制，擬在DDS輸出的信號(hào)加上衰減器。采用計(jì)算機(jī)通過USB芯片來控制干擾模式的選擇和干擾信號(hào)參數(shù)的選擇。DDS產(chǎn)生的信號(hào)先通過低通濾波再放大，目的是為抑制雜散信號(hào)。

　　在跟蹤式干擾中，F(xiàn)PGA接收電子偵察所獲得的通信信號(hào)，引導(dǎo)DDS產(chǎn)生同頻的干擾信號(hào)。在非跟蹤式干擾中，由計(jì)算機(jī)控制產(chǎn)生單頻干擾、掃頻干擾以及隨機(jī)調(diào)頻噪聲等樣式的干擾信號(hào)，這些干擾信號(hào)和原跳頻信號(hào)在合路器合路輸出，送給跳頻接收機(jī)，以此來檢驗(yàn)跳頻通信對(duì)這些干擾樣式的抗干擾能力。

4．2控制模塊的設(shè)計(jì)

　　在系統(tǒng)的整體設(shè)計(jì)過程中，非常重要的部分就是對(duì)于整個(gè)實(shí)驗(yàn)系統(tǒng)的控制。系統(tǒng)的整體控制模塊原理框圖如圖6所示。

　　從圖中可以看出，干擾模塊中的FPGA芯片，在系統(tǒng)控制中起著核心作用。在該模塊中，F(xiàn)PGA主要完成4個(gè)方面的任務(wù)：

　　(1)實(shí)現(xiàn)與電子偵察模塊的實(shí)時(shí)通信，不斷地接收偵察模塊送來的跳頻信號(hào)信息，并立即做出相應(yīng)的反應(yīng)。

　　(2)實(shí)現(xiàn)與計(jì)算機(jī)主機(jī)的通信，控制USB芯片的讀寫程序，隨時(shí)接收主機(jī)發(fā)出的控制指令，并完成相應(yīng)的功能。

　　(3)實(shí)現(xiàn)對(duì)DDS芯片的控制，根據(jù)需要選擇DDS不同的工作模式。

　　(4)實(shí)現(xiàn)對(duì)衰減器的控制，根據(jù)主機(jī)的命令選擇不同的頻率幅度。

5 結(jié) 語

　　通過對(duì)實(shí)際硬件電路的分析與調(diào)試，系統(tǒng)實(shí)現(xiàn)了計(jì)算機(jī)對(duì)USB芯片的控制、FPGA對(duì)DDS芯片的控制、偵察模塊與干擾模塊的互連通信以及各類干擾方式的可控實(shí)現(xiàn)。在進(jìn)行實(shí)際試驗(yàn)時(shí)，通過對(duì)不同干擾方式的效果進(jìn)行比較，還可以選擇出對(duì)跳頻電臺(tái)通信最有效的干擾方式，并且對(duì)今后研究實(shí)戰(zhàn)形式的跳頻偵察干擾系統(tǒng)具有一定的實(shí)際參考意義。

參考文獻(xiàn):