一種適用于高速接口電路的新型均衡電路
加入技術(shù)交流群
該電路最后使用０．１３μｍ ＣＭＯＳ工藝實(shí)現(xiàn)，芯片面積約為０．２６ｍｍ２，電路包括兩級(jí)級(jí)聯(lián)的均衡器，交叉耦合接比較器作為限幅放大器及后級(jí)驅(qū)動(dòng)電路，后仿芯片功耗為３４．７ｍＷ，芯片版圖概貌如圖７所示。
６ 結(jié)束語(yǔ)
文中使用０．１３μｍ?。茫停希訉?shí)現(xiàn)了一款可以補(bǔ)償高頻信號(hào)傳輸線損耗的新型均衡器結(jié)構(gòu)．仿真結(jié)果驗(yàn)證得到，該電路可以接收速率高達(dá)５Ｇｂｉｔ／ｓ數(shù)據(jù)信號(hào)，并對(duì)傳輸線損耗造成的高頻衰減提供了有效的補(bǔ)償．在設(shè)計(jì)中，使用了對(duì)稱負(fù)載和有源電感等技術(shù)，避免了使用片上電感．對(duì)電路的噪聲抑制和均衡效果起到了明顯的促進(jìn)．電路仿真使用Ｈｓｐｉｃｅ，功耗仿真結(jié)果滿足設(shè)計(jì)需求
電路相關(guān)文章:電路分析基礎(chǔ)
評(píng)論