新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計應(yīng)用 > EPP高速數(shù)據(jù)采集與LabVIEW接口實現(xiàn)

EPP高速數(shù)據(jù)采集與LabVIEW接口實現(xiàn)

作者: 時間:2013-05-03 來源:網(wǎng)絡(luò) 收藏
1 引言

可以實現(xiàn)PC機(jī)的接口很多,如ISA,PCI,,USB等,其中最容易實現(xiàn),而且性能很穩(wěn)定的模式就是模式。指增強(qiáng)型并行接口標(biāo)準(zhǔn)(Enhanced Parallel Port),他電路實現(xiàn)簡單、時序穩(wěn)定、與所有軟件接口容易實現(xiàn)、支持各種采樣速度,是用做比較理想的接口。
是現(xiàn)在應(yīng)用廣泛的虛擬儀器開發(fā)軟件,他將與分析上的大多數(shù)方法都模塊化,以供用戶任意組合。其強(qiáng)大的圖形顯示能力及數(shù)據(jù)分析處理能力,不但降低了軟件開發(fā)難度,而且提高了用戶界面的可視性。

驅(qū)動EPP接口進(jìn)行數(shù)據(jù)采集,不但實現(xiàn)方法簡單,而且可以利用的顯示與分析工具,免去了買采集卡的昂貴費(fèi)用和復(fù)雜的圖形界面程序編寫,具有經(jīng)濟(jì)上和實現(xiàn)上的雙重優(yōu)勢。

2 采集卡硬件電路設(shè)計

EPP模式實現(xiàn)了主機(jī)驅(qū)動的非對稱雙向數(shù)據(jù)傳輸,系統(tǒng)可獲得500 kB/s~2 MB/s的傳輸率。他是面向主機(jī)總線的,其所有的時序都由主機(jī)發(fā)出。首先,主機(jī)發(fā)出一個時序周期,然后把尋址地址發(fā)送到總線上,當(dāng)主機(jī)產(chǎn)生地址選通信號時,地址就由外部電路鎖存。數(shù)據(jù)傳輸由數(shù)據(jù)選通信號進(jìn)行。當(dāng)被尋址器件應(yīng)答一個準(zhǔn)備好信號時,這個周期就被接收了[1]。

EPP提供了數(shù)據(jù)寫周期、數(shù)據(jù)讀周期、地址寫周期、地址讀周期4種數(shù)據(jù)傳送周期。圖1為常用的EPP握手硬件電路。每個讀寫周期都會按照圖1所示時序由硬件產(chǎn)生握手信號。其中握手信號nWait之前的2個非門是為了進(jìn)行一定的延時,以保證數(shù)據(jù)讀周期內(nèi)的正確性。

大于EPP總線傳輸率的采樣需要用到(先入先出高速緩存),采樣周期一般為主機(jī)先發(fā)出一個地址寫周期,鎖存地址信息,再發(fā)出控制命令,控制外設(shè)開始進(jìn)行采樣,然后等待數(shù)據(jù)寫進(jìn)。滿標(biāo)志(FF)為低時,主機(jī)發(fā)出控制或地址命令停止采樣,再將FI FO中數(shù)據(jù)讀進(jìn)主機(jī)。

FIFO常用的是IDT720X系列。A/D轉(zhuǎn)換器應(yīng)選用高速型。本設(shè)計選用的是IDT7203-35和Anal og公司的8位40 M的ADC9057840芯片。采樣電路如圖2所示。

AD9057采樣周期如圖3所示,在一個編碼周期內(nèi)的上升沿,芯片將Ain腳接入的模擬量轉(zhuǎn)換為數(shù) 字量。FIFO在同一個周期的下降沿將信號鎖存,因此AD9057可以與FIFO共用一個時鐘信號。這樣,在一個時鐘周期內(nèi)就可以完成一次采樣工作。

上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉