新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于DSP Builder的行車(chē)道檢測(cè)的實(shí)現(xiàn)

基于DSP Builder的行車(chē)道檢測(cè)的實(shí)現(xiàn)

作者: 時(shí)間:2008-12-05 來(lái)源:網(wǎng)絡(luò) 收藏

  2 基于FPGA的 Builder設(shè)計(jì)流程

  Altera Builder將The MathWorks MATLAB和Simulink系統(tǒng)級(jí)設(shè)計(jì)工具的算法開(kāi)發(fā)、仿真和驗(yàn)證功能與VHDL綜合、仿真和Altera開(kāi)發(fā)工具整合在一起,實(shí)現(xiàn)了這些工具的集成。設(shè)計(jì)人員可以使用 Builder模塊迅速生成Simulink系統(tǒng)建模硬件,通過(guò)DSP Builder SignalCompiler模塊讀取由DSP Builder和MegaCore模塊構(gòu)建的Simulink建模文件(.mdl),生成VHDL文件和工具命令語(yǔ)言(Tcl)腳本,進(jìn)行綜合、硬件實(shí)施和仿真。

  此系統(tǒng)設(shè)計(jì)首先用MATLAB建立DSP電路模型。電路模型設(shè)計(jì)完成后,就開(kāi)始進(jìn)行系統(tǒng)功能的仿真,這是屬于系統(tǒng)級(jí)并且基于算法的仿真,與目標(biāo)器件無(wú)關(guān)。然后利用置于Simulink電路模型界面的DSP Builder中的Signal Complier將電路模型文件即Simulink模型文件(.mdl)轉(zhuǎn)化為RTL級(jí)的VHDL代碼表述和Tcl腳本。一旦獲得了VHDL描述,就可以在Simulink中調(diào)用Quartus II中的綜合器生成網(wǎng)表文件。下一步就是調(diào)用Quartus II中的編譯器,根據(jù)網(wǎng)表文件及設(shè)置的優(yōu)化條件進(jìn)行布線(xiàn)布局和優(yōu)化設(shè)計(jì)的適配操作,同時(shí)生成用于Moldelsim的時(shí)序仿真文件。將最后生成的Programmer Object File(.pof)對(duì)目標(biāo)器件進(jìn)行編程配置,即可在硬件上形成DSP系統(tǒng)。

  3 邊緣檢測(cè)系統(tǒng)的Simulink模型設(shè)計(jì)

  Sobel邊緣檢測(cè)模塊包括獨(dú)立且并行的水平檢測(cè)和垂直檢測(cè)兩部分。輸入緩沖通過(guò)一組延時(shí)線(xiàn)路轉(zhuǎn)換輸入的像素值。線(xiàn)路緩沖器的緩沖級(jí)數(shù)由圖像的寬度決定。本設(shè)計(jì)采用的圖像寬度是640。緩沖器的個(gè)數(shù)取決于卷積核的大小,本設(shè)計(jì)采用3×3的Sobel卷積核。垂直和水平方向的邊緣檢測(cè)幾乎是相同的,兩者之間的區(qū)別只在于從輸入緩沖器流過(guò)的數(shù)據(jù)流。最后將兩部分組合并通過(guò)閾值選擇形成一幅經(jīng)過(guò)邊緣檢測(cè)的二值圖像。Sobel邊緣檢測(cè)是流水線(xiàn)操作,在每一個(gè)時(shí)鐘周期都計(jì)算得到一個(gè)像素值,如圖2所示。圖中,Z-640是指本設(shè)計(jì)輸入的圖像像素寬度是640,右上角的加法模塊實(shí)現(xiàn)的是垂直方向的邊緣檢測(cè),右下角的加法模塊實(shí)現(xiàn)的是水平方向的邊緣檢測(cè)。對(duì)于一般的灰度圖像, 其像素的灰度值一般用8位表示,考慮到計(jì)算過(guò)程中可能出現(xiàn)負(fù)數(shù)和溢出問(wèn)題。因此,數(shù)據(jù)在開(kāi)始計(jì)算前先在最高位補(bǔ)零,使數(shù)據(jù)寬度變?yōu)?0 位,計(jì)算完成后可再裁剪為8 位。

  在DSP Builder中設(shè)計(jì)的Sobel邊緣檢測(cè)系統(tǒng)如圖3所示。

  4 仿真結(jié)果

  建立了.mdl文件之后,在Simulink中對(duì)其進(jìn)行系統(tǒng)算法級(jí)仿真。設(shè)置Matlab各項(xiàng)參數(shù)和Simulink仿真參數(shù),因?yàn)楸驹O(shè)計(jì)采用圖片的像素是640×480,所以設(shè)置仿真時(shí)間為307 201s(所有的像素?cái)?shù)量加1)。

  測(cè)試表明,仿真結(jié)果符合要求,整個(gè)系統(tǒng)算法級(jí)設(shè)計(jì)是正確的。圖4為原始的彩色圖像,圖5為經(jīng)過(guò)水平邊緣檢測(cè)和垂直邊緣檢測(cè)后沒(méi)有經(jīng)過(guò)閾值選取的圖像,圖6為經(jīng)過(guò)閾值選取后的二值圖像。Sobel算子不像普通梯度算子那樣用兩個(gè)像素的差值,而是采用兩列或兩行像素灰度加權(quán)和的差值來(lái)表示,因此有以下兩個(gè)優(yōu)點(diǎn)[4]。

  (1)由于引入了平均因素,因而對(duì)圖像中的隨機(jī)噪聲有一定的平滑作用。

  (2)由于它是相隔兩行或兩列之差分,故邊緣兩側(cè)的元素得到了增強(qiáng),邊緣顯得粗而亮。

  使用Modelsim進(jìn)行功能仿真,主要是調(diào)用.tcl 文件對(duì)RTL 級(jí)的VHDL 代碼仿真。由于Simulink 的仿真是算法級(jí)的,而此仿真是針對(duì)硬件結(jié)構(gòu)的,兩者之間可能存在軟件理解上的差異,所以對(duì)RTL 級(jí)VHDL 代碼的仿真是必要的。仿真結(jié)果和系統(tǒng)級(jí)仿真一致。編譯生成.pof 文件,下載到目標(biāo)芯片中,從而完成整個(gè)邊緣檢測(cè)模塊的設(shè)計(jì)。

  參考文獻(xiàn)

  [1] 賈永紅.計(jì)算機(jī)與分析[M].武漢:武漢大學(xué)出版社,2002.

  [2] 李弼程,彭天強(qiáng),彭波.智能技術(shù)[M].北京:電子工業(yè)出版社,2004.

  [3] 潘松,黃繼業(yè),王國(guó)棟.現(xiàn)代DSP技術(shù)[M].西安:西安電子科技大學(xué)出版社,2003.

  [4] 劉禾.數(shù)字及應(yīng)用[M].北京:中國(guó)電力出版社,2005.


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: DSP 行車(chē)道檢測(cè) 圖像處理

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉