電路板狂人的鎮(zhèn)宅之寶

　　這個板子第一版存在一個問 題，因為采用三極管做視頻鉗位，三極管的BE結(jié)之間的電壓有一個-2.1mV/℃的溫漂。當時沒有太在意這么小的一個參數(shù)，最終環(huán)境實驗時高低溫100度的溫度變化導致了210mV的視頻同步頭電平偏移，致使同步脈沖提取出錯。后來在電路中加入了二極管做溫度補償才解決問題。

FPGA疊加效果圖

　　這塊板子可以實現(xiàn)從黑到白 的多種灰度疊加，并且支持自動生成黑邊，可以接收從3個串口來的控制信息及要顯示的數(shù)據(jù)，用于進行控制操作或?qū)鞲衅鞣答伒臄?shù)據(jù)顯示在特定的位置。疊加分辨率為640*540，一個疊加主圖像和三個數(shù)據(jù)顯示窗口位置都能夠水平垂直以1像素進行移動。

基于DM642的數(shù)據(jù)采集系統(tǒng)

　　這個是09年做的一個數(shù)據(jù) 采集板，幫一個朋友畢業(yè)設(shè)計做的。腦殘級的方案，用DM642做一個幾十K的AD采集。哈工大的一個博士逼著一個碩士做的，估計是那博士是對DM642有 別的想法吧，不告訴碩士干什么用，就讓做出這么個東西。剛好碩士是我朋友，最后找到我?guī)兔?hellip;…結(jié)果這個項目成為我歷史上最失敗的項目之一，本來一個低端 FPGA就可以搞定的東西，非要用DM642來實現(xiàn)，數(shù)據(jù)格式轉(zhuǎn)來轉(zhuǎn)去的……最后一個細節(jié)沒注意到，飛了好幾根線。而且總趕時間，板子布局丑得讓自己一直耿耿于懷。正如一個朋友說的，對工程師來說，最痛苦的莫過于做自己不認同的設(shè)計。

EP3C10核心板

　　2010年做的一款 FPGA核心板，使用國內(nèi)剛上市不久CYCLONE III 系列中的EP3C10，搭配32M的DDR2芯片。板子主要是用于實現(xiàn)一些簡單的音、視頻處理和數(shù)據(jù)采集及處理。通過內(nèi)嵌NIOS軟核配合剩余邏輯加上高速DDR2，再結(jié)合NIOS軟核特有的C2H硬件加速，可以滿足常用的絕大多數(shù)中小規(guī)模應用需求。

視頻疊加板2.0

　　這是搭載EP3C10核心板的視頻疊加模塊，軟硬件也都是自己完成的。通過ADV7180和ADV7179來實現(xiàn)視頻信號的AD、DA轉(zhuǎn)換，中間通過 FPGA進行處理，疊加用戶選定的彩色圖形及菜單。該模塊有5組RS232接收和4組隔離IO輸入。疊加分辨率達到720*576像素，可以實現(xiàn)疊加內(nèi)容 1像素的上下左右移動。并且可以根據(jù)圖像背景亮度自動調(diào)節(jié)疊加圖像每個像素點的亮度，即便圖像非常復雜并且變化很快，也可以清晰分辨疊加圖形，非常適用于瞄準和跟蹤系統(tǒng)應用。另外，該模塊還可以通過串口接收用戶自編輯的bmp圖形文件，進行疊加顯示并可存儲到串行FLASH中。計劃等以后有時間了在板上實 現(xiàn)圖像旋轉(zhuǎn)和電子變倍等功能。

智能驗鈔機算法板

　　這是我09年在江蘇的時候 利用業(yè)余時間做的智能驗鈔機系統(tǒng)硬件，使用CIS傳感器掃描錢幣在不同光譜下的圖像，然后由TMS320DM642對圖像進行分析鑒別。算法部分是我現(xiàn)在所在的清華大學實驗室做的。后來還進行過幾款基于DM648的驗鈔機硬件設(shè)計，可同時進行雙面圖像采集并進行處理。

基于OMAP3530的視頻系統(tǒng)

　　這個是新近完成的一個設(shè) 計，使用的OMAP3530主芯片。OMAP是前兩年TI推出的高性能雙核處理器，一個BGA內(nèi)集成了600M主頻的ARM CORTEX-A8 內(nèi)核和430M的64+ DSP內(nèi)核，另外還集成有POWERVR SGX 3D加速協(xié)處理器。其ARM內(nèi)核性能是普通ARM9的4倍，DSP內(nèi)核性能大概相當于一顆600M DM642的處理能力。使用集成LPDDR2和NAND FLASH的MCP存儲器和專用電源管理芯片，結(jié)構(gòu)緊湊，功能強大，整體功耗非常低。