TD-SCDMA射頻前置分頻器的設(shè)計(jì)

　　在射頻CMOS電路中，鎖相環(huán)(PLL)是重要的組成模塊之一，主要是通過頻率合成，產(chǎn)生本振信號(hào)。用于TD-SCDMA的PLL模塊需要更寬的頻率范圍和多種頻率本振信號(hào)。因此更需要在通過小數(shù)分頻等多種方式實(shí)現(xiàn)低功耗情況下，更快的鎖頻功能。雙模分頻器(Prescaler)工作在電路較高頻率，功耗也較大，研究和開發(fā)雙模分頻器對(duì)于降低整片功耗，提升PLL性能有著重要意義。

　　1 TD-SCDMA標(biāo)準(zhǔn)特點(diǎn)及關(guān)鍵技術(shù)

　　TD-SCDMA技術(shù)靈活地綜合了FDMA、TDMA和CDMA等基本多址接入技術(shù)。由于該標(biāo)準(zhǔn)的提出比其他標(biāo)準(zhǔn)晚，所以吸納了移動(dòng)通信領(lǐng)域最先進(jìn)的技術(shù)，技術(shù)兼容性強(qiáng)，后發(fā)優(yōu)勢(shì)明顯。

　　其主要特點(diǎn)包括：頻譜利用率較高;支持多載頻技術(shù);呼吸效應(yīng)不明顯;組網(wǎng)靈活、頻譜資源豐富;易與GSM網(wǎng)絡(luò)兼容;靈活提供數(shù)據(jù)業(yè)務(wù)。

　　在無線接口技術(shù)上主要包括以下關(guān)鍵技術(shù)：動(dòng)態(tài)信道分配;智能天線技術(shù);接力切換技術(shù)和聯(lián)合檢測(cè)技術(shù)。

　　將我國3G公眾移動(dòng)通信系統(tǒng)主要工作頻段規(guī)劃為時(shí)分雙工(TDD)方式，即1880～1920MHz、2010～2025MHz;補(bǔ)充工作頻率為時(shí)分雙工(TDD)方式，2300～2400MHz。

　　因?yàn)?G公眾移動(dòng)通信系統(tǒng)中TDD方式僅有我國的TD—SCDMA，根據(jù)上述規(guī)定，產(chǎn)業(yè)界為方便表達(dá)，稱1880～1920MHz為A頻段，2010～2025MHz為B頻段，2300～2400MHz為C頻段。目前主要頻段選取B頻段，A頻段將在小靈通全面退市后逐步采用。

　　2 TD—SCDMA收發(fā)信機(jī)結(jié)構(gòu)

　　TD—SCDMA系統(tǒng)頻率范圍為2010～2025MHz，帶寬為20MHz。在一般的收發(fā)信機(jī)中，信道之間的干擾可以通過高質(zhì)量的射頻濾波器抑制，同時(shí)TD—SCDMA與其他兩個(gè)制式的干擾需要在設(shè)計(jì)中考慮。

　　TD-SCDMA系統(tǒng)采用如圖1所示的零中頻結(jié)構(gòu)接收機(jī)。射頻接收信號(hào)經(jīng)過濾波器、低噪放，與兩路正交本振信號(hào)混頻，產(chǎn)生同相、正交兩路基帶信號(hào)。由于沒有中頻，本振信號(hào)與射頻接收信號(hào)頻率一致，混頻后直接產(chǎn)生基帶信號(hào)，在基帶信號(hào)中通過低通濾波器和放大器進(jìn)行信道選擇和信號(hào)放大。

　　零中頻結(jié)構(gòu)的優(yōu)點(diǎn)在于不需要中頻而變得簡(jiǎn)單，由于本振信號(hào)頻率與射頻接收信號(hào)相同，不存在鏡像干擾，不需要片外高Q值帶通濾波器，也使集成度更高，更適合TD設(shè)計(jì)需要。同時(shí)電路簡(jiǎn)化和外部器件刪除也使功耗降低，干擾和故障點(diǎn)變少。缺點(diǎn)在于直流偏差、本振泄漏、偶次失真、閃爍噪聲、I/Q失配等問題，使用零中頻結(jié)構(gòu)首先要解決好這些問題。但是總的來說，零中頻結(jié)構(gòu)簡(jiǎn)化了電路，更適于片上設(shè)計(jì)，具有一定優(yōu)勢(shì)。

　　發(fā)射機(jī)與接收機(jī)結(jié)構(gòu)相反，也采用零中頻方式，在此不再贅述。

3 鎖相環(huán)頻率綜合器結(jié)構(gòu)介紹

　　TD-SCDMA系統(tǒng)通過PLL式頻率綜合器產(chǎn)生本振信號(hào)。由圖可見，該頻率綜合器主要包括鑒相器、電荷泵、低通濾波器、VCO，在反饋回路上包括多模分頻器和Delta-Sigma調(diào)制器。其中多模分頻器和Delta-Sigma調(diào)制器是我們的設(shè)計(jì)重點(diǎn)。

　　如圖3所示，首先VCO輸出信號(hào)進(jìn)入一個(gè)固定二分頻電路，這個(gè)固定二分頻電路也是工作頻率最高、功率最大的模塊，它的設(shè)計(jì)將采用CML結(jié)構(gòu)下，基于注入鎖定振蕩原理完成，盡可能實(shí)現(xiàn)低功耗和低噪聲。之后是一個(gè)模8/9的分頻器，其中采用相位轉(zhuǎn)換結(jié)構(gòu)減少功率損耗，提升轉(zhuǎn)換速度。P分頻模塊為一個(gè)11分頻固定分頻器。S分頻由Delta-Sigma調(diào)制器控制，實(shí)現(xiàn)小數(shù)分頻。根據(jù)結(jié)構(gòu)框圖可以計(jì)算出輸出頻率fVCO -out與輸入頻率，fref的關(guān)系為：

　　由于輸出頻率范圍為2010～2025MHz，參考頻率10.8MHz，所以可以得出s分頻范圍在5.056～5.750。

　　4 電路級(jí)設(shè)計(jì)

　　4.1 高速二分頻器。

　　如圖4所示，由于分頻器工作頻段在2010～2025MHz，所以高速固定二分頻器工作頻率在2GHz左右，通過分頻，頻率降低一半。實(shí)現(xiàn)形式，基于注入鎖定理論，結(jié)構(gòu)采用主從D觸發(fā)器結(jié)構(gòu)，通過負(fù)反饋結(jié)構(gòu)形成環(huán)路振蕩結(jié)構(gòu)。

　　電路級(jí)結(jié)構(gòu)，如圖5所示。

　　由圖5可見，主鎖存器承擔(dān)了混頻器功能，包括M9、M1和M2，其中M1M2為本振口，M9為參考信號(hào)口。實(shí)際設(shè)計(jì)中通過電路參數(shù)調(diào)整，將電路自由振蕩頻率w0=clk/2。通過尾電流及電阻調(diào)節(jié)w0?；谧⑷腈i定的固定二分頻器輸入輸出波形如圖6所示。

4.2 相位轉(zhuǎn)換模塊

　　如圖7所示，相位轉(zhuǎn)換控制模塊不再采用電平控制模式，采用Pn+1信號(hào)控制相位開關(guān)模塊，即通過使用在切換目標(biāo)信號(hào)的上升沿觸發(fā)切換，避免了毛刺現(xiàn)象。

　　正常的分頻為4分頻，當(dāng)K=1時(shí)，分頻數(shù)為4+K，即為5分頻。

　　4.3 異步分頻鏈

　　異步分頻由兩個(gè)除2的分頻器組成，每個(gè)二分頻器為主從D觸發(fā)器，電路采用CMI結(jié)構(gòu)。電路為串接而成，工作頻率相對(duì)較低。

　　4.4 輸出Buffer

　　輸出Buffer主要起到放大成方波和整形作用，保證輸出信號(hào)能夠當(dāng)作完整的本振信號(hào)使用。

　　4.5 小數(shù)分頻模塊

　　根據(jù)對(duì)小數(shù)分頻器Delta-Sigma調(diào)制器結(jié)構(gòu)的分析，綜合考慮系統(tǒng)穩(wěn)定性、噪聲調(diào)制效果、帶外噪聲平滑、頻率分辨率及設(shè)計(jì)難度和電路面積，主要為了保證穩(wěn)定，選用MASH型結(jié)構(gòu)Delta-Sigma調(diào)制器。

　　控制小數(shù)分頻，實(shí)際分頻比均值4.4375。

　　5 總結(jié)

　　前置分頻器是PLL中重要的部分。本文在研究和分析國內(nèi)外3G系統(tǒng)結(jié)構(gòu)基礎(chǔ)上，選定零中頻結(jié)構(gòu)收發(fā)信機(jī)中本振PLL反饋回路上分頻模塊作為研究對(duì)象，實(shí)現(xiàn)射頻模式下準(zhǔn)確小數(shù)級(jí)分頻。