新聞中心

EEPW首頁 > 測試測量 > 設計應用 > 應對測量挑戰(zhàn)的示波器演進

應對測量挑戰(zhàn)的示波器演進

作者: 時間:2012-11-01 來源:網絡 收藏


變化的

PC技術的迅速發(fā)展對工程師開發(fā)非計算應用的嵌入式系統(tǒng)產生極為重要的影響。在各式各樣的數(shù)字硬件設計中,工程師當前所采用的技術是復雜和昂貴的。這一趨勢已產生對"工程師改錐"新的要求,而幾年前尚無人提及這些要求。由于接納PC技術進步,工程師需要能調試串行數(shù)據總線,因而需要增加帶寬。增加帶寬的需要受到嵌入式處理器存儲器系統(tǒng)增加速度的驅動。例如幾年前僅能在最高性能計算機系統(tǒng)中看到的200MHzSDRAM存儲器系統(tǒng),現(xiàn)在已用到嵌入式系統(tǒng)中。

圖4是EmbeddedSystemsProgramming和 EE Times在2004年度嵌入式市場調查中,所報告嵌入式系統(tǒng)使用存儲器的情況。由圖中的數(shù)據分布可看到與系統(tǒng)中所使用主處理器的情況極為吻合。工程師設計8bit和16bit處理器基系統(tǒng)時使用511k或更低的存儲器。在設計32bit處理器基或FPGA基系統(tǒng)時使用32M或更高的存儲器。

佳工機電網

為查找這些大存儲器故障,工程師需要有帶寬高于500MHz的。200MHz時鐘將超出500MHz的波形良好復現(xiàn)范圍。按照老的經驗法則,示波器帶寬只有比所測信號的基頻高4倍,才能保持波形的真實性。因此為精確測量200MHz時鐘的當前SDRAM技術,工程師需要用800MHz帶寬的示波器。

對持續(xù)采樣速度的要求

這些更高系統(tǒng)所使用的串行數(shù)據通信技術也源于PC技術。之所以采用串行總線,是因為它們已在PC世界中得到驗證,并導致價格的下降。圖5表明超過70%的嵌入式系統(tǒng)開發(fā)者會考慮采用,或已經采用某種類型的串行總線,把它作為系統(tǒng)部件間的接口。

佳工機電網

為觀察這些串行總線設計中的關鍵信息流,工程師需要看到更寬的時間跨度。此外,用戶還需要能隔離感興趣的特定事件,這就要求有在串行數(shù)據流量中特定地址和數(shù)據上的觸發(fā)能力。

傳統(tǒng)淺存儲器DSO可能具有捕獲這些信號的帶寬,但為觀察整個數(shù)據包調整設置時,這些示波器不能保持其采樣速度。圖6是作為掃描速度函數(shù)的TektronixTDS3054B示波器和AgilentDSO6054A示波器的采樣速度圖。

佳工機電網

隨掃描速度增加而下降的采樣速度直接影響示波器精確顯示包含串行數(shù)據包信息的能力。必須以10us/div捕獲10Base-TLAN總線信號,由于淺存儲器示波器為欠采樣,因此不能提供信號內容的詳細信息。更高速度的PCI總線要求1us/div的掃描速度,所以如上所示的TDS3052示波器不能捕獲該總線信號,即使它有更高基本采樣速度的優(yōu)點。

結論

與上一代工程師相比,今天的硬件開發(fā)工程師需要用更高的帶寬跟上存儲器和處理器技術的進步;用更多的通道觀察用以控制系統(tǒng)的所有信號;以及為捕獲串行數(shù)據而需要跨寬時間范圍的持續(xù)采樣速度。

Agilent新的6000系列示波器所提供的帶寬能對FPGA基和32bit基系統(tǒng)中的高速信號進行精確觀察。這些示波器的MSO版提供觸發(fā)和觀察嵌入式系統(tǒng)復雜工作的附加通道。由于有高達8Mpts的存儲器深度,因此這些示波器能捕獲和分析這類系統(tǒng)中的串行總線。

上一頁 1 2 下一頁

評論


相關推薦

技術專區(qū)

關閉