利用NI LabVIEW優(yōu)化多核處理器環(huán)境下的自動化測試應用

　　因此，在多核處理器環(huán)境下，您可以通過簡單的編程技術(shù)實現(xiàn)您的自動化測試應用的性能改進。

　　優(yōu)化硬件在環(huán)應用

　　得益于并行信號處理技術(shù)的又一個應用便是為同時輸入與輸出使用多個儀器。一般，這些應用被稱為硬件在環(huán)（HIL）或在線處理應用。在此情況下，您可以使用高速數(shù)字化儀或高速數(shù)字I/O模塊來采集信號。在您的軟件中執(zhí)行數(shù)字信號處理算法。最后，通過另一個模塊化儀器生成結(jié)果。圖7描述了一個典型的模塊框圖。

　　圖7. 該框圖描述了一個典型的硬件在環(huán)（HIL）應用所包括的執(zhí)行步驟。

　　常見HIL應用包括在線數(shù)字信號處理（如濾波、插值等）、傳感器仿真和定制組件模擬。您可以使用多種技術(shù)，以獲得在線數(shù)字信號處理應用的最佳吞吐量。

　　通常，您可以使用兩種基本的編程結(jié)構(gòu)，單循環(huán)結(jié)構(gòu)和帶有隊列的流水線式多循環(huán)結(jié)構(gòu)。單循環(huán)結(jié)構(gòu)實現(xiàn)簡單，對于小數(shù)據(jù)塊具有較低時延。相比之下，多循環(huán)結(jié)構(gòu)能夠支持高得多的吞吐量，因為它們能夠更好地利用多核處理器。

　　對于傳統(tǒng)的單循環(huán)方式，您順次組織一個高速數(shù)字化儀的讀函數(shù)、信

號處理算法和高速數(shù)字I/O的寫函數(shù)。如圖8的模塊框圖所示，這些子例程中的每一個都必須按照LabVIEW編程模型所確定的順序執(zhí)行。

　　圖8. 對于LabVIEW的單循環(huán)方式，每個子例程都必須順次執(zhí)行。

　　單循環(huán)結(jié)構(gòu)受限于幾個因素。由于順序執(zhí)行每一環(huán)節(jié)，處理器在處理數(shù)據(jù)的同時受限，無法執(zhí)行儀器I/O。在這種方式下，由于處理器一次只能執(zhí)行一個函數(shù)，所以您無法有效利用一個多核CPU。雖然單循環(huán)結(jié)構(gòu)可以處理較低的采集速率，但是，如需更高的數(shù)據(jù)吞吐量，仍須采用多循環(huán)方式。

　　多循環(huán)架構(gòu)使用隊列結(jié)構(gòu)實現(xiàn)while循環(huán)間的數(shù)據(jù)傳遞。圖9描述了多個while循環(huán)（帶有一個隊列結(jié)構(gòu)）間的編程方式。

　　圖9. 借助隊列結(jié)構(gòu)，可以實現(xiàn)多個循環(huán)間的數(shù)據(jù)共享。

　　圖9所表示的是典型的所謂生產(chǎn)者/消費者循環(huán)結(jié)構(gòu)。在此例中，一個高速數(shù)字化儀在一個循環(huán)中持續(xù)采集數(shù)據(jù)，并在每次迭代中將新的數(shù)據(jù)集傳遞至FIFO隊列。消費者循環(huán)僅需監(jiān)視隊列的狀態(tài)，當每個數(shù)據(jù)集可用時將其寫入磁盤。采用隊列的意義在于這兩個循環(huán)均可相互獨立執(zhí)行。在上例中，高速數(shù)字化儀可以持續(xù)采集數(shù)據(jù)，即使這些數(shù)據(jù)寫入磁盤時存在一定的延遲。與此同時，其它的采樣僅需存儲在FIFO隊列中。通常來說，生產(chǎn)者/消費者流水線方法，通過更有效的處理器利用率，提供更高的數(shù)據(jù)吞吐量。這一技術(shù)優(yōu)勢在多核處理器環(huán)境下更為顯著，因為LabVIEW可以動態(tài)分配處理器線程至每個處理器核。

　　對于一項在線信號處理應用，您可以使用三個獨立的while循環(huán)和兩個隊列結(jié)構(gòu)，實現(xiàn)其間的數(shù)據(jù)傳遞。在此應用情況下，一個循環(huán)將從一臺儀器采集數(shù)據(jù)，一個循環(huán)將專門執(zhí)行信號處理，而第三個循環(huán)將數(shù)據(jù)寫入到另一臺儀器。

　　圖10. 該模塊框圖描述了帶有多個循環(huán)與隊列結(jié)構(gòu)的流水線式信號處理。

　　圖10中，最上面的循環(huán)是一個生產(chǎn)者循環(huán)，它從一個高速數(shù)字化儀采集數(shù)據(jù)，并將其傳遞至第一個隊列結(jié)構(gòu)（FIFO）。中間的循環(huán)同時作為生產(chǎn)者和消費者工作。每次迭代中，它從隊列結(jié)構(gòu)中接收（消費）若干個數(shù)據(jù)集，并以流水線的方式獨立對其進行處理。這種流水線方式通過支持高達四個數(shù)據(jù)集的獨立處理，實現(xiàn)了在多核處理器環(huán)境下的性能改進。注意，中間的循環(huán)同時也作為一個生產(chǎn)者工作，將處理后的數(shù)據(jù)傳遞至第二個隊列結(jié)構(gòu)。最后，最下面的循環(huán)將處理后的數(shù)據(jù)寫入至高速數(shù)字I/O模塊。

　　并行處理算法改善了多核CPU的處理器利用率。事實上，總吞吐量取決于兩個因素，處理器利用率和總線傳輸速度。通常，CPU和數(shù)據(jù)總線在處理大數(shù)據(jù)塊時工作效率最高。而且，我們可以進一步使用具有更快傳輸速度的PXI Express儀器，減小數(shù)據(jù)傳輸時間。

　　圖11. 多循環(huán)結(jié)構(gòu)提供比單循環(huán)結(jié)構(gòu)高得多的吞吐量。

　　圖11描述了最大吞吐量和采樣率的關系，采樣數(shù)據(jù)塊大小以采樣點數(shù)來計算。此處所描述的所有標定都是圍繞16位采樣進行的。此外，所采用的信號處理算法為一個截止頻率為采樣率的0.45倍的7階巴特沃茲低通濾波器。如數(shù)據(jù)顯示，您可以在4階流水線式（多循環(huán)）方式下達到最大數(shù)據(jù)吞吐量。注意，2階信號處理方式獲得了比單循環(huán)方式（順序）更好的性能，但其CPU的利用率低于4階方式。上面所列的采樣率均為NI PXIe-5122高速數(shù)字化儀和NI PXIe-6537高速數(shù)字I/O模塊的輸入和輸出的最大采樣率。注意，當采樣率為20 MS/s時，應用總線的輸入和輸出的數(shù)據(jù)傳輸率均為40 MB/s，所以總的總線帶寬為80 MB/s。