一種基于GPIB和計(jì)算機(jī)并行口的SoC自動(dòng)化測(cè)試方案

　　引言

　　GPIB(通用接口總線(xiàn))是國(guó)際通用的標(biāo)準(zhǔn)儀器接口。測(cè)試儀器供應(yīng)商一般都提供豐富的GPIB指令集，用戶(hù)可以直接調(diào)用通訊命令，從而大大縮減底層搭建的工作量。

　　計(jì)算機(jī)打印接口應(yīng)用擴(kuò)展

　　計(jì)算機(jī)打印接口(LPT1，也可稱(chēng)為并行口)有三個(gè)端口，包括數(shù)據(jù)輸出端口(端口地址為0378H)、狀態(tài)輸入端口(0379H)和命令輸出端口(037AH)。一般情況下，計(jì)算機(jī)打印接口的三個(gè)端口通過(guò)25腳D型插接件與打印機(jī)連接，實(shí)現(xiàn)數(shù)據(jù)、狀態(tài)和命令信息的傳送。本文設(shè)計(jì)的SoC自動(dòng)化測(cè)試方案主要應(yīng)用數(shù)據(jù)輸出端口，該端口有一個(gè)8位數(shù)據(jù)輸出寄存器，其I/O特性如表1所示。

表1 并行端口數(shù)據(jù)輸出位特性

　　對(duì)數(shù)據(jù)輸出端口發(fā)出一條OUT指令可將數(shù)據(jù)直接寫(xiě)到插接件的引腳上。端口寄存器及其所連引腳狀態(tài)可通過(guò)同一端口讀出，其目的是為了檢驗(yàn)數(shù)據(jù)輸出端口傳輸?shù)恼_性。狀態(tài)輸入端口由5個(gè)三態(tài)門(mén)緩沖器構(gòu)成，緩沖器輸入端與插接件的引腳連接。

　　SoC測(cè)試系統(tǒng)中需要的數(shù)字信號(hào)較多，在使用外部數(shù)據(jù)作為控制信號(hào)且要求傳輸速率不高于10MHz的情況下，支持24路并行信號(hào)輸出的計(jì)算機(jī)打印接口是該測(cè)試系統(tǒng)的理想選擇。

　　測(cè)試平臺(tái)的構(gòu)建

　　本文將測(cè)試平臺(tái)中的并行控制端口部分、可編程邏輯芯片配置部分以及測(cè)試部分獨(dú)立，分別設(shè)計(jì)后再進(jìn)行各模塊間的連接和通信。這樣避免了各模塊之間的設(shè)計(jì)干擾，提高了測(cè)試平臺(tái)搭建效率，另外只要保證物理連接和通信的有效性，就可以充分利用上位機(jī)和下位機(jī)軟件進(jìn)行控制，并可以隨時(shí)修改。圖1所示為并行控制端口的原理圖設(shè)計(jì)方案。并行接口設(shè)有三根時(shí)鐘信號(hào)輸出端，用以控制寄存器芯片正確寫(xiě)入數(shù)據(jù)，同時(shí)達(dá)到片選的目的。74HC574芯片的片選端口通過(guò)PC_CONTROL置高或者置低，用以控制測(cè)試平臺(tái)工作在自動(dòng)測(cè)量或手動(dòng)單片測(cè)試兩種模式。由于計(jì)算機(jī)對(duì)并行口數(shù)據(jù)有正向輸出和反向輸出兩種數(shù)據(jù)結(jié)構(gòu)，所以利用74HC14反相器搭建了時(shí)鐘驅(qū)動(dòng)電路。如圖1所示

圖1 并行控制端口原理圖

　　10、12、13端口外接電阻，使計(jì)算機(jī)可以通過(guò)查找電阻判斷系統(tǒng)是否存在以及是否工作正常。

　　軟件系統(tǒng)設(shè)計(jì)

　　本測(cè)試系統(tǒng)的軟件部分由兩個(gè)主體模塊組成，外圍利用Visual C++編寫(xiě)可視化測(cè)試軟件EBS(評(píng)估板系統(tǒng))。EBS的編寫(xiě)在許多Visual C++教程中闡述的非常多，本文代碼段可參見(jiàn)電子設(shè)計(jì)信息網(wǎng)博客gump.spaces.eaw.com.cn?；谂幚砦募臏y(cè)試系統(tǒng)是軟件部分的核心。經(jīng)過(guò)分析可知，測(cè)試系統(tǒng)最主要的工作是利用WinIo標(biāo)準(zhǔn)輸入/輸出模塊準(zhǔn)確地輸出數(shù)字控制信號(hào)，對(duì)每一個(gè)測(cè)試儀器、每一個(gè)測(cè)試的指標(biāo)參數(shù)及每一個(gè)測(cè)試操作都定義一個(gè)類(lèi)，以便調(diào)用。完成上述工作后即可在命令行界面下通過(guò)輸入指令分步驟完成測(cè)試，利用批處理文件可以使完整測(cè)試一次性完成。

　　測(cè)試流程及結(jié)論

　　利用之前設(shè)計(jì)的硬軟件模塊可以完成SoC自動(dòng)化測(cè)試。圖2為測(cè)試系統(tǒng)框架

圖2 測(cè)試系統(tǒng)框架

　　圖3為利用該系統(tǒng)測(cè)試得到的一個(gè)數(shù)模轉(zhuǎn)換器輸出信號(hào)的時(shí)域波形，

　　圖3 合成信號(hào)時(shí)域波形

　　圖4所示為利用該系統(tǒng)得到的該信號(hào)的頻譜特性。

圖4 合成信號(hào)頻譜特性

　　通過(guò)相關(guān)的GPIB接口總線(xiàn)對(duì)設(shè)備的控制指令控制頻譜儀，可以使頻譜的捕捉在4秒鐘內(nèi)完成，整個(gè)測(cè)試流程在1分鐘內(nèi)完成，有效地節(jié)約了測(cè)試時(shí)間。在多片測(cè)試中，測(cè)試員啟動(dòng)批處理文件就可以完成快速測(cè)試流程。對(duì)比傳統(tǒng)測(cè)試方案，該方案不需要反復(fù)更換測(cè)試儀器探頭及調(diào)試測(cè)試儀器，只需要更換開(kāi)關(guān)電源及待測(cè)芯片即可。