關(guān)于分析儀在A(yíng)DC及相關(guān)領(lǐng)域的應(yīng)用

首先：便于攜帶是其最大的優(yōu)點(diǎn)，這對(duì)于FAE的客戶(hù)應(yīng)用支持是非常方便的。

其次：半導(dǎo)體廠(chǎng)家多用FPGA對(duì)其ADC進(jìn)行資料的處理與轉(zhuǎn)換，這時(shí)就需要用TWLA500來(lái)進(jìn)行監(jiān)測(cè)。如果中間過(guò)程中發(fā)生故障，TWLA500就能進(jìn)行檢測(cè)并加以修正。

有些廠(chǎng)商可能會(huì)用軟件來(lái)實(shí)現(xiàn)監(jiān)測(cè)，但是軟件一般只能表現(xiàn)出最后的結(jié)果，中間產(chǎn)生什么問(wèn)題的話(huà)還是需要邏輯分析儀來(lái)測(cè)試。展示電路板見(jiàn)下圖。

圖2 FPGA演示電路板

在時(shí)鐘發(fā)生器功能方面

TWLA500擁有2個(gè)獨(dú)立通道的時(shí)鐘發(fā)生器，輸出范圍6~200M可調(diào)，可作為寬范圍的可變時(shí)鐘發(fā)生器使用。而且還可以產(chǎn)生6~200M范圍的調(diào)頻信號(hào)。這兩個(gè)功能可以滿(mǎn)足低速AD到高速（200M以上模擬信號(hào)，需要達(dá)1GHz的轉(zhuǎn)換率）AD的需求。

下圖是一個(gè)ADC演示板電路圖，圖的上部可見(jiàn)時(shí)鐘發(fā)生器給電路板輸入可變時(shí)鐘信號(hào)或調(diào)頻信號(hào)配合演示板演示。

圖3 ADC演示板

圖4是演示的整個(gè)測(cè)試圖片，其中TWLA500提供可變時(shí)鐘和調(diào)頻信號(hào)，來(lái)驗(yàn)證測(cè)試芯片以及相關(guān)系統(tǒng)的表現(xiàn)。

圖4 整體測(cè)試圖
綜上，TWLA500在半導(dǎo)體方面的應(yīng)用邏輯分析儀用于對(duì)FPGA改動(dòng)前后的測(cè)試驗(yàn)證芯片的規(guī)格時(shí)鐘發(fā)生器輸出可變時(shí)鐘及調(diào)頻信號(hào)測(cè)試芯片的性能對(duì)于邏輯分析儀方面，只要采樣率，帶寬，存儲(chǔ)深度足夠，邏輯分析儀都能滿(mǎn)足測(cè)試的需求。TWLA500每通道10Mbit的存儲(chǔ)比市面上其他的產(chǎn)品高出很多，比最低2k存儲(chǔ)的產(chǎn)品甚至達(dá)到了5000倍的差距。適合幾乎所有場(chǎng)合。對(duì)比見(jiàn)圖5