用于飛行器分離測速的數(shù)據(jù)采集處理系統(tǒng)

摘要：一種多路實時測速系統(tǒng)。該系統(tǒng)能在飛行器分離時間內把分布于分離截面的各個測速傳感器的信號采集至計算機內存，實時分析、處理得出飛行器分離過程的速度、加速度參數(shù)并得到整個的設計思想。實驗結果表明，該系統(tǒng)具有良好的和穩(wěn)定性和精度。 關鍵詞：飛行器分離 測速 數(shù)據(jù)采集 飛行器飛行中的分離速度是指爆炸螺栓爆炸裂后，各級助推器之間以及助推器與載荷之間的分離速度，是飛行器的關鍵參數(shù)之一，直接決定了飛行器能否安全分離。因而在飛行器的地面試驗研究中，需要對飛行器分離速度進行測量分析。傳統(tǒng)的測量方法是采用高速攝像機，飛行器分離時從各個角度進行高速攝像，事后對圖像信號進行處理，從而獲得飛行器分離的速度、加速度信息。但這種方式存在成本高、精度低、難以操作、實時性差等缺點。因此，隨著飛行器試驗研究的不斷深入，迫切需要一種高精度、高性能價格比的測速系統(tǒng)。本文介紹了一種用于飛行器地面分離實驗的計算機測速系統(tǒng)，系統(tǒng)示意圖見圖1。該系統(tǒng)包括傳感器和計算機數(shù)據(jù)采集處理分析系統(tǒng)。多通道高速大容量數(shù)據(jù)采集處理分析系統(tǒng)是飛行器分離測速系統(tǒng)的關鍵部分。主要用于在飛行器分離時對均勻分布于飛行器分離截面的傳感器信息進行6路并行零相差高速長時間不間斷采集、實時或事后數(shù)據(jù)處理分析，從而得到飛行器分離的速度及加速度曲線。數(shù)據(jù)采集與處理系統(tǒng)由6通道數(shù)據(jù)采集卡、主控微機及系統(tǒng)主控、數(shù)據(jù)處理分析軟件構成。該系統(tǒng)已成功地用于某飛行器的地面試驗研究。1 多通道并行高速數(shù)據(jù)采集卡 6路并行零相差高速數(shù)據(jù)采集卡主要用來對均勻分布于分離截面的6速度傳感器信號進行采集。它主要包括可編程衰減放大器、高速D/A轉換器、FPGA門陣列邏輯控制電路等幾部分。其原理框圖如圖2。1.1 多通道數(shù)據(jù)采集卡的技術指標 （1）通道數(shù)：6個； （2）采樣頻率：1MHz； （3）數(shù)據(jù)分辨率：12位； （4）大容量數(shù)據(jù)緩存：2%26;#215;512K%26;#215;12bits乒乓緩存，連續(xù)不間斷采樣數(shù)據(jù)量以主控微機可用內存為上限；（5）同步接口：任意通道觸發(fā)采集，觸發(fā)電平0～12V連續(xù)可調； （6）模擬信號帶寬：500kHz； （7）模擬信號動態(tài)范圍：0～12V； （8）負延時長度：0～256KB即0～256ms可選； （9）計算機接口：PCI接口。 1.2 6通道數(shù)據(jù)采集卡的設計 1.2.1 可編程衰減放大器 衰叛亂放大器將傳感器模擬信號適當衰減后（衰減比例為4），送入寬帶視頻放大器放大，驅動相應通道的A/D轉換器。由于傳感器信號的幅度高達12V，遠遠超出了A/D轉換器所以接受的2.5V的動態(tài)范圍，因此設計了衰減電路，其衰減由RC衰減網(wǎng)絡實現(xiàn)。1.2.2 6路并行A/D轉換器 為了采集6路并行的位移傳感器信號，系統(tǒng)需要6路并行的A/D轉換電路。本系統(tǒng)采用了美國ANALOG DEVICE公司的12位高速單片A/D轉換芯片AD9221作為A/D電路的核心器件。AD9221具有睡內采樣保持電路以及低溫度飄移系數(shù)的基準電源，僅以單一的+5V電源工作。它的無雜散動態(tài)范圍可達80dB，很適合本系統(tǒng)的要求；同時高速A/D電路的模擬信號輸入采用單電源的緩沖運算放大器，避免了毀滅性的ADC過激勵。模擬信號緩沖及輸入電路見圖3。 1.2.3 FPGA門陣列邏輯控制電路 由于FPGA門陣列能夠很好地提高系統(tǒng)的集成度和可靠性，本采集卡運用了一片超大規(guī)模門陣列完成了系統(tǒng)的邏輯控制。采用美國XILINX公司的基于SRAM技術的FPGA芯片XCS30。XCS30是XILINX公司SPATAN系列的門陣列，具有多達3萬門可用資源。豐富的內部互連資源及512個宏單元中所包括的1024觸發(fā)器能夠很好地滿足本系統(tǒng)的需求。該FPGA芯片主要完成的功能包括：計算機PCI接口電路、高速數(shù)據(jù)通道、采樣控制電路，其內部原理框爐膛見圖4。本采集系統(tǒng)的并行通道多達6個。為了更好地利用緩沖存儲器，設計中運用FPGA產(chǎn)生多路到一路的高速數(shù)據(jù)通道，把6個速率為1MHz的12位數(shù)據(jù)流轉換為一路乒乓切換的24位數(shù)據(jù)流，時序見圖5。 采集卡的PCI接口控制電路采用了專用接口電路S5933。外圍電路僅僅需要與S5933通信，得益于FPGA良好的可編程性，所有響應S5933訪問的ADD-ON總線邏輯被集成于FPGA內部，并可根據(jù)需要進行動態(tài)可重構配置，以完成各種不同的功能。FPGA配合S5933的時序把采集卡上的兩塊緩存映射為PC機的兩塊內存，響應主控PATH-THROGH方式以單次或猝發(fā)連續(xù)模式讀取采集卡上的數(shù)據(jù)；同時還響應主機根據(jù)S5933所設置的I/O端口訪問，主控軟件通過這樣的端口訪問實現(xiàn)對采集卡的配置、控制和狀態(tài)查詢以及響應采集卡的中斷請求。 1.2.4 大容量緩沖存儲器的設計 在飛行器實驗中，需要長時間不間斷地采集分離信息。一般來說，采樣時間不少于10s?？梢钥吹剑瑢嶒灥臄?shù)據(jù)量相當巨大，大容量的數(shù)據(jù)存儲器必不可少。解決這一問題有兩個途徑：一是增大采集卡緩存器的容量，但大容量靜態(tài)RAM的成本較高；二是在接口速度足夠快的條件下利用容量較大的控制主機的內存。峰值速率高達33M%26;#215;32bits的PCI總線速度遠大于采樣的數(shù)據(jù)率，因此可以利用主機內存作為長時存儲器。采集卡上必須有能采集并同時被主機訪問的緩存器，因此設計了雙路乒乓切換的大容量數(shù)據(jù)緩存器。采集卡所選用的存儲器為HM628512。這是一種容量為512K%26;#215;8位的高速靜態(tài)存儲器，其讀寫周期僅為20ns，可以較好地滿足系統(tǒng)大數(shù)據(jù)量、高速存儲的要求。在電路構成上，設計了兩路存儲器（A路、B路），通過FPGA提供的讀寫信號（OE、WE、CE）構成“乒乓開關”式結構。這種結構的好處在于對一組存儲器進行寫操作（即處于采集工作狀態(tài)）θ的同時，主機對另外一組存儲器進行讀操作（即采集器向主機傳輸數(shù)據(jù)）。這樣，使得采集器采集數(shù)據(jù)與傳輸數(shù)據(jù)能同時進行，使系統(tǒng)能不間斷地采集數(shù)據(jù)，從而滿足長時測速要求。 6通道A/D轉換后組合成24位數(shù)據(jù)輸出，每路需要用3片HM628512構成512K%26;#215;24bits的緩存器。兩路各3片HM628512的地址信號及控制信號都由FPGA給出。同一路的3片存儲器以位擴展的方式連接在一起，共用一組地址線，數(shù)據(jù)線分開。為了實現(xiàn)兩組存儲器同時進行讀寫操作，需要將數(shù)據(jù)輸入總線和輸出總線隔離。采用FPGA進行地址發(fā)生及邏輯控制，極大地減小了系統(tǒng)設計的難度。雙路存儲器（A路，B路）的構成原理框圖如圖6。 1.2.5 PCI接口電路 PCI總線近年來迅速推廣并已成為PC機主流總線。它是一種局部總線，通過主橋路掛接到主CPU上。它是獨立于處理器的同步總線，支持總線主控和猝發(fā)方式傳送，數(shù)據(jù)/地址寬度為32位/64位，總線時鐘頻率0～33MHz，靈活配置并支持即插即用。而它的寬數(shù)據(jù)位、高位輸數(shù)據(jù)率、多種運用方式為計算機外設與主機的高速信息交換帶來了極大的便利。PCI總線有著嚴格的電氣規(guī)范和時序要求，完全獨立自主開基于PCI總線的接口電路有一定的難度。因此在PCI總線與數(shù)據(jù)采集器傳輸數(shù)據(jù)總線之間需要一個總線接口控制器。本采集系統(tǒng)接口電路選用了美國AMCC公司提供的通用PCI總線橋接口S5933。S5933支持2.1版PCI協(xié)議，達到132MB/s的數(shù)據(jù)傳輸速率。具有8/16/32bit擴展總線寬度、4個可編程的高速數(shù)據(jù)通道、2個32Byte支持猝發(fā)方式的FIFOS、主動或被動的用戶擴展總線、兼容即插即用技術、通過郵箱的讀寫中斷、PCI總線與用戶擴展總線之間的中斷信號直接互連。在本采集系統(tǒng)中，采用S5933的PATH-THROGH方式進行采集卡與主機的數(shù)據(jù)交換，通過郵箱發(fā)送采集卡給主機的中斷申請，兩塊緩沖存儲器分別映射為主機的兩塊內存。采集卡占用主機的內存、端口及中斷資源見表1。表1 采集卡占用主機的內存、端口及中斷資源 映射內存BASE0映射內存BASE1映射內存BASE2映射端口BASE3映射端口BASE4郵箱中斷配置S5933A路緩沖存儲器512K%26;#215;24bitsB路緩沖存儲器512K%26;#215;24bits設置采集卡端口1設置采集卡端口2中斷122 系統(tǒng)主控分析軟件的設計 系統(tǒng)主控分析軟件是利用VC++語言編寫而成的，包括以下幾個功能模塊：PCI接口虛擬驅動程序、采集器初始化子程序、采集控制子程序、內存管理子程序、波形顯示及數(shù)據(jù)處理子程序。 本測速系統(tǒng)軟件基于Windows98操作系統(tǒng)運行。Win98系統(tǒng)禁止對底層硬件資源直接進行訪問。應用程序必須通過虛擬設備驅動程序來訪問硬件資源，因此本采集卡需要相應的驅動程序支持。VxD(Virtual Device Driver)是用來擴展Windows操作系統(tǒng)功能的一類程序。它最初用來支持硬件設備的管理，以DLL的形式鏈入Windows操作系統(tǒng)的核心層（ring 0）。VxD主要解決不能被ring 3層應用程序處理的一系列問題。Win9x系統(tǒng)的核心（Kernel）由虛擬機管理器（VMM）和VxD的集合組成。Kernel提供了900多個服務函數(shù)來管理內存、控制物理設備、處理中斷管理文件系統(tǒng)等。這些服務函數(shù)都可由自己編的VxD調用。多路采集卡驅動程序利用Vireo Software公司的VtoolsD工具及VC++編寫，實現(xiàn)了對采集卡內存的訪問以及響應采集卡的中斷請求。采集器初始化子程序用來對采集器進行初始化設置，可以對采集器的衰減化、采樣模式（某幾個通道輪巡或某個通道單獨采集）、負延時長短等進行編程。采集控制子程序對采集過程進行控制，采集開始地啟動采集器進行負延時采集，在分離開始后控制采集卡完成整個采集過程。波形顯示及數(shù)據(jù)處理子程序則對采集到的數(shù)據(jù)進行處理獲得分離速度信息，把采集到的數(shù)據(jù)波形在微機上復制，并顯示分離速度曲線。 3 數(shù)據(jù)算是及實驗結果 實驗中采集到的數(shù)據(jù)經(jīng)過平滑等預處理后，可以得到飛行器分離的速度及加速度數(shù)據(jù)，飛行器分離的速度曲線見圖7、圖8，加速度曲線見圖9。結果表明，測速系統(tǒng)在測量精度上比高速攝像機提高了兩個數(shù)量級，更好地保證了飛行器的地面實驗。配以不同的傳感器以及相應的數(shù)據(jù)處理分析軟件，該系統(tǒng)可以應用于不同的測量分析領域，具有良好的可移植性和可擴展性。 linux操作系統(tǒng)文章專題:linux操作系統(tǒng)詳解（linux不再難懂）