可重構的多DSP圖像并行處理系統(tǒng)

2 可重構數字圖像并行處理系統(tǒng)

2．1 可重構處理系統(tǒng)的組成

可重構計算是指基于可改變(可動態(tài)改變)的硬件，以硬件適應算法(即可重構特性)、硬件定制和硬件并行的方式實現計算?？芍貥嬏幚硐到y(tǒng)結合了可重構硬件處理單元和軟件可編程處理器，系統(tǒng)允許對可重構處理單元進行配置以滿足不同應用的具體計算要求。

如圖5所示，可重構處理系統(tǒng)的組成基本相同，即通用處理器(陣列)、可重構資源(陣列)、存儲器(陣列)、公用存儲器、系統(tǒng)接口等。面向圖像處理的可重構系統(tǒng)在器件選用上通用處理器可采用適合圖像處理的高性能DSP陣列。

2．2 可重構數字圖像并行處理系統(tǒng)的優(yōu)點

可重構數字圖像并行處理系統(tǒng)有以下優(yōu)點：

①FPGA內部的邏輯功能可以在系統(tǒng)運行過程中動態(tài)重載，使系統(tǒng)可以實現多DSP之間拓撲的靈活改變以適應各種并行算法的需求，使算法執(zhí)行效率達到最高。靜態(tài)重構和動態(tài)重構使系統(tǒng)相比傳統(tǒng)固定系統(tǒng)具有很強的通用性和適應性。

②系統(tǒng)的“多DSP+FPGA”結構能將系統(tǒng)任務劃分成適合FPGA處理的低層信號處理和圖像預處理部分及適合DSP處理的算法，便于發(fā)揮兩者的優(yōu)勢；且 FPGA可通過軟件適應不同時序格式的數字圖像，使得系統(tǒng)具有很高的性能和靈活性。

3 系統(tǒng)設計實例

3．1 系統(tǒng)硬件結構

基于TI公司C6000系列DSP和Xilinx公司Spartan一3系列FPGA，構建基于圖像的點源目標識別系統(tǒng)，對在線可重構數字圖像并行處理系統(tǒng)的可實現性和性能進行驗證。

硬件結構如圖6所示。圖像輸入FPGA—P，各DSP分別外擴一片雙口RAM，且將總線EMIFA接到FPGA—P。FPGA—P可用來完成圖像時序處理、圖像數據的轉換、圖像濾波等預處理工作，且可以靈活地將處理后的圖像數據保存到大容量公用數據存儲器SRAM中，并將各DSP訪問的仲裁邏輯或分配保存到各DSP外擴的雙口RAM中。這種結構使系統(tǒng)可以輕松地適應多路圖像輸入。

DSP陣列可以并行完成各種圖像處理算法。FPGA-C建立起DSP間的通信鏈路且暫存各DSP的處理結果。構建通信鏈路的方法有：用FPGA—C在兩 DSP之間構造FIF0或小容量雙口RAM，構建EMIF—HPI通路等。DSP-M可以根據算法需求通過McBSP在線配置FPGA—C，FPGA—C 的配置文件存放在DSP—M外擴的Flash中，這樣就實現了DSP對FPGA的在線可重構。同時，DSP-M擴展了USB、PCI、McBSP等多種接口用來輸出圖像處理結果。

3．2 實驗及結果分析

系統(tǒng)用于實現4路分辨率為256×256、幀頻為50 Hz的8位圖像(如圖7所示)的移動點源目標識別。

處理過程包括圖像時序采集、轉換，圖像濾波，去除噪聲，姿態(tài)融合和目標識別等環(huán)節(jié)。圖像分配和算法執(zhí)行所需平均時間僅為9．5 ms。

若用共享總線系統(tǒng)來實現，則多路圖像數據的存儲和分配以及處理器之間的通信將消耗大量時間，大大降低系統(tǒng)效率。若用分布式并行系統(tǒng)來實現，則姿態(tài)和多路圖像的綜合處理會給某一個處理器帶來很大的通信量和運算量。將實驗中的圖像處理任務在同等規(guī)模的3種系統(tǒng)上分別實現，執(zhí)行時間如圖8所示。

如圖9所示，這些不同形式的計算系統(tǒng)是性能和通用性的不同折衷。可重構算系統(tǒng)代表了介于ASIC和通用處理器之間的計算途徑，在通用性和性能上都優(yōu)于傳統(tǒng)的硬件系統(tǒng)。圖像處理中數據量大、算法復雜，與其他計算技術相比，可重構計算能充分發(fā)揮出效率優(yōu)勢?？芍貥嬒到y(tǒng)具有很多優(yōu)點，但重構延遲和軟硬件劃分問題是應用中需要重點考慮的問題。

結語

傳統(tǒng)固定結構并行圖像處理系統(tǒng)不能適應多種圖像處理并行算法。而可重構數字圖像并行處理系統(tǒng)數據流和結構組織靈活，適于模塊化設計，能大大提高并行算法的執(zhí)行效率；有較強的通用性，同時其開發(fā)周期較短，易于維護和擴展?？芍貥嫈底謭D像并行處理系統(tǒng)為多媒體圖像處理提供了一個非常有價值的發(fā)展方向。