迎合三重播放業(yè)務時代需要的基礎局端 DSP
加入技術交流群
這種架構既快速又高效，因為 SCR 使主從單元之間實現(xiàn)了真正的同時數(shù)據(jù)傳輸。例如，PCI 至 DDR EMIF 的連接獨立于 PCI 166 至 DSP CPU 的連接。數(shù)據(jù)完全是并行傳輸。當多個主單元訪問同一個從單元時，SCR 執(zhí)行判優(yōu)。同時系統(tǒng)設計人員可以通過對主單元的優(yōu)先級別進行編程來施加某些控制。
架構要求
在執(zhí)行算法時，CPU 與存儲器之間的指令和數(shù)據(jù)傳輸至關重要。在如圖 2 所示的 TMS320C6455 DSP 存儲器系統(tǒng)中，可通過使用 256 位寬的數(shù)據(jù)總線并在 CPU 與存儲器之間的內(nèi)部直接存儲器存取 (DMA) 架構上創(chuàng)建兩層高速緩存來優(yōu)化數(shù)據(jù)傳輸。
另一個架構要求是高效片上處理引擎。一種高效的方法是集成片上協(xié)處理器，以加速要求高性能的特定功能。例如，MS320C6455 DSP 就集成了 Viterbi 協(xié)處理器 (VCP) 與 Turbo 協(xié)處理器 (TCP)，如圖 1 所示。
片上處理工作完成后，開發(fā)人員仍需將大量數(shù)據(jù)從芯片傳輸至電路板上，最終傳輸?shù)诫娦艂鬏斀橘|(zhì)上。顯然應選擇高速 IO，但考慮到上述的異構架構，確定哪種處理方法最佳就會變得復雜。
最佳解決方案是為片內(nèi)板級接口提供多種高性能 IO 接口。SRIO 是異構多處理器器件間通信的最佳選擇，因為其高吞吐消息傳遞方案可實現(xiàn) 95% 的帶寬利用率(4x 串行雙向鏈路可達 10 Gb/s)。
當然，外部存儲器傳輸最好采用 32 位 DDR2 存儲器控制器;同樣，連接片外器件最好采用 66 MHz PCI 總線;處理板上或板外 IP 流量的最好選擇 1 Gb/s 以太網(wǎng)媒體接入控制器 (EMAC);電信專用的通用測試與操作 PHY 接口則可充分滿足 ATM (UTOPIA 2) 連接的需求。
雖然 DSP 處理能力隨著具有更強并行能力以及其它高級特性的新架構的推出而顯著提高，但電路板設計人員還可通過將多個 DSP 高效集成到單個電路板來獲取更明顯的改善。使用 SRIO 快速連接大大簡化了這項工作，因為從 DSP 軟件的角度來看，DSP 之間的數(shù)據(jù)流處理與單個 DSP 內(nèi)的數(shù)據(jù)流處理并沒有很大的差異。
板級性能
在傳統(tǒng)系統(tǒng)中，語音與數(shù)據(jù)流量是分開的，這導致了效率低下。隨著時間或其它一些影響流量配置的參數(shù)的變化，可能會出現(xiàn)處理能力與帶寬的閑置。利用新一代架構，設計人員能夠設計出在單個器件上更高效處理所有流量的系統(tǒng)。
這種融合解決方案的范例之一是 Surf 公司的 SurfRider 產(chǎn)品系列。該產(chǎn)品系列針對可優(yōu)化的低成本電路板提供軟硬件，以滿足特定系統(tǒng)流量要求。
SurfRider/AMC 可在單個電路板上集成多達 8 個 DSP，并可實現(xiàn)高達 10Gb/s 吞吐能力。在單個高級電信計算架構 (ATCA) 或 MicroTCA 機架上可安裝 8 個電路板。
發(fā)展無止境
通過在 DSP 內(nèi)部增加并行處理功能，并使用 DSP、片外存儲器及其它組件之間的超高速互聯(lián)，芯片設計人員可設計出新一代基礎局端電路板和網(wǎng)關系統(tǒng)。這些系統(tǒng)使電信營運商不僅能夠同時提供三重播放業(yè)務服務，而且還可靈活適應流量類型和負載的變化。
發(fā)展永無止境。過去數(shù)年的進展令人難忘，不過不會止步于此。一些新的設計戰(zhàn)略已相當明了，如：集成更多片上協(xié)處理器和增加并行設計。但芯片和電路板設計人員也認識到嵌入多個 DSP 的電路板的成本仍然不菲。
在單個芯片上集成多個 DSP 內(nèi)核的做法正在悄然興起。除了成本低于多個獨立封裝的 DSP 外，多核 DSP 還具有其它優(yōu)勢。共享內(nèi)存的多個內(nèi)核可以在較低時鐘頻率和電壓下運行，以降低每通道的功耗。這對多通道分組語音流量 (packetized voice traffic) 尤其適用，因為其要求的處理能力和內(nèi)存帶寬低于視頻要求。
多核還為蜂窩基礎設施以及正在興起的 WiMAX 應用領域帶來了獨特機遇。這是因為無線傳輸需要先進的 OFDM 調(diào)制解調(diào)器。這類調(diào)制解調(diào)器的工作負載不僅要求多核 DSP 以更高速度運行(1GHz，而VoIP MP為 500MHz)，而且還要求出色的硬件加速能力并具備如 Turbocore和 Viterbi 這樣的協(xié)處理器。功耗限制也會降低每芯片的內(nèi)核數(shù)量。
隨著電信行業(yè)邁入三重播放業(yè)務時代，其面臨著幾年前可能還無法解決的工程設計挑戰(zhàn)。對性能的要求無疑會繼續(xù)提高，但設計人員增強創(chuàng)新型 DSP 芯片性能的能力會隨著多核和基于 DSP 的 SoC 的興起而提高，使 DSP 能夠解決以前在系統(tǒng)性能、功耗、靈活性以及單通道價格等方面的難題。
評論