便攜式設(shè)備中的電源效率

　　這種架構(gòu)的缺點(diǎn)是線路穩(wěn)壓及 PSRR差。原因在于低開環(huán)增益，因?yàn)樗鼉H由一個(gè)增益級(jí)決定。合理的解決方案可能是第一級(jí)的級(jí)聯(lián)電流源，其可提高增益，進(jìn)而可提高線路穩(wěn)壓性能和PSRR。

　　圖1中的LDO輸出電壓為(公式2)：

　　其中，VSET為參考電壓，VGS,M4是M4的柵源電壓。

　　因此，輸出電壓對溫度和工藝變化極為敏感。要避免這種問題，就必須創(chuàng)建一個(gè)更為理想的跟隨器，其中 M4 是反饋環(huán)路的一部分(圖3)。

　　圖3.M4位于放大器反饋環(huán)路中、無輸出電容器的LDO。

　　這種情況下的輸出電壓為公式3：

　　其中，A0是放大器的開環(huán)增益反饋。對于高反饋放大器增益而言，可使用公式4：

　　圖4.具有電阻式分壓器、M4位于放大器反饋環(huán)路、無輸出電容器的 LDO

　　在反饋環(huán)路(圖4)中添加電阻式分壓器后，輸出電壓轉(zhuǎn)變?yōu)椋?/p>

　　VOUT=VSET(1+R1/R2)

　　FVF反饋放大器不影響整體 LDO穩(wěn)定性，因?yàn)樗挥谥鱈DO反饋環(huán)路的外部。對于本地反饋環(huán)路而言，只要求設(shè)計(jì)方案穩(wěn)定。

　　帶隙內(nèi)核說明

　　所選用的帶隙內(nèi)核(圖5)采用在標(biāo)準(zhǔn)CMOS 技術(shù)中廣泛使用的經(jīng)典結(jié)構(gòu)。

　　圖5.所推薦帶隙電壓參考內(nèi)核的簡化方框圖

　　通過添加雙極性晶體管的負(fù)溫度系數(shù)基射極間電壓，可獲得帶隙電壓的低溫系數(shù)，從而可通過在不同電流密度下偏置的兩個(gè)基射極間電壓之差獲得正溫度系數(shù)電壓。為電阻器R2和R3選擇相等的值，參考電壓就可表示為公式5：

　　其中VEB是Q1的基射極間電壓，VT是熱電壓，IQ1和IQ2是通過晶體管Q1和Q2的電流，而 IS,Q1和IS,Q2則分別是Q1和Q2的飽和電流。

　　誤差源

　　要為任何帶隙電壓參考實(shí)現(xiàn)良好的精確度，必須定義總體精度誤差的主要形成因素[4]。以下是所推薦架構(gòu)的最大誤差源：

　　放大器失調(diào)電壓

　　電阻器R1與R2之間的不匹配

　　雙極性晶體管的飽和電流不匹配

　　電阻器R1、R2和R3的變化

　　放大器失調(diào)電壓

　　放大器失調(diào)電壓對于參考電壓精確度來說很關(guān)鍵，因?yàn)樗ㄟ^與發(fā)射-基極電壓差相同的方式放大。盡管我們可以通過增大雙極性晶體管的面積比來減少對放大器失調(diào)電壓的影響，但由于電壓差具有對數(shù)尺度，因此我們會(huì)受到這個(gè)比例的合理值限制。在本例中，我們選擇的比例為24。

　　對放大器失調(diào)電壓影響最大的是輸入級(jí)晶體管閥值電壓變化。它可通過增大放大器輸入對的尺寸來改善(公式6)。

　　電阻器R1與R2之間的不匹配

　　電阻器R1與R2之比可定義公式5中正溫度系數(shù)項(xiàng)的增益。為了讓該增益系數(shù)準(zhǔn)確，我們使用較大面積單位電阻器。使用特殊的電阻器布局，可實(shí)現(xiàn)0.1%的誤差比例精度。

　　雙極性晶體管的電阻器與飽和電流的變化

　　這兩種變化會(huì)導(dǎo)致雙極性晶體管的基極-發(fā)射極電壓Veb發(fā)生偏移?；鶚O-發(fā)射極電壓可按公式7確定：

　　其中，I是發(fā)射極電流，IS是雙極性晶體管的飽和電流。引起IS變化的主要原因是Q1和Q2晶體管面積的不匹配以及雜質(zhì)濃度的變化。

　　電阻器R1的變化可影響通過晶體管Q2 的電流I的絕對值，它是負(fù)溫度系數(shù)項(xiàng)VEB的一部分。

　　電阻器R2和R3分別可確定通過Q1和Q2 的電流值。R2和R3的變化可導(dǎo)致參考電壓(公式5)的正溫度系數(shù)不準(zhǔn)確。不過，可通過對電阻器R2與R3進(jìn)行良好匹配來降低該變化所引起的誤差。