由超頻來看時(shí)鐘發(fā)生器對(duì)數(shù)字產(chǎn)品的重要性

2004年7月A版

數(shù)字產(chǎn)品為什么用到Clock?

　　自電子計(jì)算機(jī)發(fā)明以后，信息的數(shù)字化已成為一股不可阻擋的趨勢(shì)，也是二十世紀(jì)后人類文明發(fā)展的一大跨越。日常生活中的每個(gè)角落，莫不被數(shù)字化的電子產(chǎn)品所占據(jù)。

　　數(shù)字化的意思，是指事物的狀態(tài)利用數(shù)字信號(hào)來描述與紀(jì)錄，而不是現(xiàn)實(shí)生活中所看到不斷連續(xù)變化的模擬模式。數(shù)字信號(hào)是由0與1兩種不同的電壓振幅狀態(tài)所表示的二進(jìn)制信息。數(shù)字信號(hào)在兩個(gè)組件間的傳送與接收途中，就只有以低電壓所表示的0，或是以高電壓所表示的1兩種狀態(tài)，數(shù)字設(shè)備要維持正常的運(yùn)作，傳送端與接收端必須同時(shí)發(fā)送及讀取數(shù)據(jù)，才能確保數(shù)據(jù)的正確性，不然當(dāng)傳送端已經(jīng)傳送下一個(gè)數(shù)據(jù)狀態(tài)，接收端才開始接收上一數(shù)據(jù)，結(jié)果可就大大不同了。因此不論是組件與組件之間、處理器CPU內(nèi)部、或是兩部連接的設(shè)備間，都需要一種協(xié)調(diào)兩端同時(shí)運(yùn)作的機(jī)制，使數(shù)字信號(hào)能正常的被處理。

　　但要以多久的時(shí)間間隔來抓取或送出數(shù)據(jù)，是由系統(tǒng)運(yùn)作的時(shí)鐘來決定的。數(shù)字產(chǎn)品中一定會(huì)有一個(gè)稱為時(shí)鐘發(fā)生器(clock generator)的電子組件，這個(gè)組件會(huì)不斷產(chǎn)生穩(wěn)定間隔的電壓脈沖，產(chǎn)品中所有的組件將隨著這個(gè)時(shí)鐘來同步進(jìn)行運(yùn)算動(dòng)作。簡(jiǎn)單的說，數(shù)字產(chǎn)品必須要有時(shí)鐘的控制，才能精確地處理數(shù)字信號(hào)，就好比動(dòng)物的心跳一樣。若時(shí)鐘不穩(wěn)定，輕則造成數(shù)字信號(hào)傳送上的失誤，重則導(dǎo)致數(shù)字設(shè)備無法正常運(yùn)作。

Clock的演進(jìn)

　　早期PC-XT的時(shí)代，一臺(tái)計(jì)算機(jī)內(nèi)部的系統(tǒng)頻率基本上是由石英震蕩晶體(crystal oscillator)所產(chǎn)生。為什么使用石英呢？因?yàn)槭⑦@種礦物，對(duì)其加壓就會(huì)開始進(jìn)行膨脹和收縮，且震蕩頻率的穩(wěn)定度極高，例如石英表、電子表中也是利用石英晶體來做計(jì)時(shí)的基準(zhǔn)頻率。石英在通電后膨脹和收縮的時(shí)候，會(huì)產(chǎn)生接近正弦波的電子信號(hào)，主機(jī)板電路再將正弦波轉(zhuǎn)換形成數(shù)字的0與1脈沖，即成為電路中的時(shí)鐘信號(hào)。

　　因?yàn)槭⒌恼鹗庮l率范圍固定，無法獲得多樣化的頻率應(yīng)用，并且當(dāng)電路內(nèi)需要多種時(shí)鐘頻率時(shí)，使用多顆石英震蕩晶體也有些不切實(shí)際。業(yè)界開始利用鎖相環(huán)(PLL, Phase Lock Loop)的特性，開發(fā)出IC化的時(shí)鐘發(fā)生器。只要提供PLL一個(gè)基準(zhǔn)頻率，搭配不同比例的除頻電路，即可依電路中的需求，彈性的產(chǎn)生多樣化的時(shí)鐘。數(shù)字產(chǎn)品的研發(fā)工程師，便可自由的產(chǎn)生電路中的各種頻率，不再受限于石英震蕩晶體的固定頻率規(guī)格。

　　時(shí)鐘發(fā)生器中的除頻電路若再加上EEPROM這類半永久性的內(nèi)存，只要變更緩存器中的數(shù)值就可以設(shè)定輸出時(shí)鐘，可以簡(jiǎn)化時(shí)鐘電路的復(fù)雜度。時(shí)鐘發(fā)生器可在出場(chǎng)時(shí)，就預(yù)先設(shè)定好各項(xiàng)除頻的參數(shù)，直接裝配至電路中，免除多余的外圍線路以大幅降低產(chǎn)品的成本；或是在時(shí)鐘發(fā)生器中內(nèi)建I2C之類的通訊總線，使數(shù)字產(chǎn)品能直接控制內(nèi)部的時(shí)鐘發(fā)生器，隨時(shí)調(diào)整系統(tǒng)的運(yùn)作時(shí)鐘。這種功能使得PC能依CPU的不同外頻，透過BIOS隨時(shí)變更系統(tǒng)時(shí)鐘，也讓使用者在超頻時(shí)，由過往必須拿焊槍更換石英震蕩晶體，變成只要敲敲鍵盤即可。

PC超頻與Clock的關(guān)聯(lián)

　　到底什么叫做超頻呢？既然所有的數(shù)字設(shè)備都依靠時(shí)鐘來運(yùn)作，若暫不考慮電子組件的耐用極限，將產(chǎn)品運(yùn)作時(shí)鐘稍微調(diào)升，也就是使同一時(shí)間內(nèi)電路動(dòng)作的次數(shù)增加，理論上就能夠提高產(chǎn)品的效能。一般而言，電子組件實(shí)際可承受的運(yùn)作條件，都會(huì)比廠商出廠時(shí)的標(biāo)示來的寬松一些，以獲得產(chǎn)品的可靠性與穩(wěn)定度，所以運(yùn)氣夠好的話，使用較高的時(shí)鐘運(yùn)作，將可以最低的成本獲得較高的執(zhí)行效能。

　　PC的主機(jī)板中，若以時(shí)鐘電路為中心點(diǎn)來看，將微處理器CPU、北橋、南橋與AGP及PCI一同視為外圍組件，則時(shí)鐘電路必須提供這些組件統(tǒng)一的運(yùn)作時(shí)鐘，以確保組件間能正確的傳送數(shù)據(jù)。通常這些組件各有其規(guī)定的運(yùn)作頻率規(guī)格，像是PCI與AGP接口的時(shí)鐘分別為33MHz與66MHz；內(nèi)存PC133就是133MHz，PC266則是266MHz等，以此類推；CPU方面的外頻也不斷的提升到目前800MHz的程度。主機(jī)板上的時(shí)鐘電路為了同步這些不同頻率的組件，會(huì)以一個(gè)主要的時(shí)鐘，例如CPU的外頻為基準(zhǔn)，以固定除頻的方式得到其它組件的各種時(shí)鐘頻率，若是133外頻的CPU搭配PC133的內(nèi)存加上AGP與PCI，其時(shí)鐘除頻的比例就是1:1:2:4。

　　早期固定除頻比例的時(shí)鐘發(fā)生器在超頻時(shí)，只要調(diào)高CPU的外頻，外圍設(shè)備的時(shí)鐘也會(huì)因除頻而等比例的提高，容易造成系統(tǒng)周邊裝置的不穩(wěn)定。因?yàn)楦鹘M件對(duì)運(yùn)作條件的忍受度不同，超頻時(shí)當(dāng)機(jī)的原因不見得一定是CPU掛點(diǎn)，很有可能是顯示卡的AGP接口超過工作頻率66MHz，太多停止運(yùn)作使畫面無法呈現(xiàn)，或是內(nèi)存的存取時(shí)間太長(zhǎng)跟不上CPU的讀取速度。目前新一代的PC時(shí)鐘發(fā)生器，使用可程序化的PLL頻率微調(diào)電路，使各外圍的運(yùn)作時(shí)鐘能獨(dú)立控制，讓容忍度較差的外圍維持較低的運(yùn)作頻率，這樣就能提高超頻成功的機(jī)率，并讓超頻后的系統(tǒng)仍能維持運(yùn)作的穩(wěn)定。

各種時(shí)鐘的應(yīng)用

　　數(shù)字產(chǎn)品的運(yùn)作速度越來越快，工程師也遇到愈來愈大的挑戰(zhàn)。對(duì)于高速數(shù)字電路的設(shè)計(jì)重點(diǎn)，在于定時(shí)(Timing)與電磁干擾(EMI, Electro-Magnetic Interference)的控制。在正時(shí)方面，由于數(shù)字電路依據(jù)時(shí)鐘信號(hào)來做信號(hào)間的同步工作，因此時(shí)鐘本身的準(zhǔn)確度與各信號(hào)間的時(shí)間差都需密切配合才能正確運(yùn)作。在信號(hào)品質(zhì)方面，電路隨著工作頻率變高，目前CPU的速度達(dá)3GHz以上，已進(jìn)入微波的頻譜范圍內(nèi)，電路板布線與組件的接腳，都會(huì)變成小型的天線，散發(fā)出高頻的電磁波，若電磁波過強(qiáng)，將會(huì)影響電路的穩(wěn)定度，或是干擾到其它的電器用品。

　　時(shí)鐘電路演化至今，為了解決上述高速數(shù)字電路遇到的困擾，亦借重PLL鎖相環(huán)對(duì)時(shí)鐘控制的功能，開發(fā)出零延遲緩沖組件(ZDB, Zero Delay Buffer)與擴(kuò)頻(SS, Spread Spectrum)這兩種特殊的時(shí)鐘組件。ZDB除了傳統(tǒng)緩沖器強(qiáng)化與分配時(shí)鐘信號(hào)的功能之外，并利用PLL來鎖定輸入與輸出頻率相位，使輸出端的時(shí)鐘相位與輸入端保持一致，不會(huì)發(fā)生傳統(tǒng)緩沖器的延遲現(xiàn)象。甚至電路工程師可在PLL的反饋端加上延遲電路，使ZDB的輸出相位反而較輸入端來的提前，以抵銷因電路板布線過長(zhǎng)，各組件間產(chǎn)生的時(shí)鐘時(shí)間差。

　　系統(tǒng)的高頻工作時(shí)鐘會(huì)產(chǎn)生電磁波的干擾，隨著FCC等法規(guī)對(duì)EMI的嚴(yán)格規(guī)定，工程師必須設(shè)法利用遮蔽、濾波或是調(diào)整電路布線等各種方式來降低EMI，不過這些方式都會(huì)大幅度的增加制作成本，與延長(zhǎng)產(chǎn)品上市的時(shí)間。擴(kuò)頻(SS)技術(shù)，將系統(tǒng)時(shí)鐘緩慢小幅度的調(diào)變，使工作頻率在一定的范圍內(nèi)不斷的變動(dòng)，讓EMI輻射能量平均分配到一小段頻譜中，不至于形成單一頻率的輻射高峰值，因此擴(kuò)頻技術(shù)將可以降低EMI噪聲。

　　除了ZDB與SS這兩種時(shí)鐘芯片的應(yīng)用外，時(shí)鐘芯片的技術(shù)配合數(shù)字產(chǎn)品移動(dòng)化的趨勢(shì)，為了達(dá)到省電與延長(zhǎng)使用時(shí)間的目的，掌上型裝置的時(shí)鐘組件亦需具備低耗電的特性，因此時(shí)鐘發(fā)生器的輸出電壓也就朝向低輸出電壓技術(shù)發(fā)展。掌上型裝置的時(shí)鐘發(fā)生器，也必需為數(shù)字相機(jī)、DV、MP3等產(chǎn)品中的感測(cè)組件，提供精準(zhǔn)的參考信號(hào)作為取樣時(shí)鐘，使擷取到的影像與聲音，不至于因時(shí)鐘的抖動(dòng)或錯(cuò)誤，降低了真實(shí)性。

　　時(shí)鐘發(fā)生器的技術(shù)亦朝向高頻化發(fā)展，以滿足PC市場(chǎng)的需求，采用非揮發(fā)型硅氧化氮氧化硅(SONOS, silicon oxide nitride oxide silicon)技術(shù)，可制作出高效能的200MHz時(shí)鐘組件，并可透過桌上型平臺(tái)的編譯程序直接進(jìn)行編程。透過此編譯工具的協(xié)助，系統(tǒng)設(shè)計(jì)人員甚至不需熟悉PLL技術(shù)，即可完成輸入與輸出時(shí)鐘的設(shè)定，縮短產(chǎn)品上市前的設(shè)計(jì)時(shí)間?！?BR>