FPGA 65nm技術(shù)競賽開鑼

     
　 
隨著半導(dǎo)體工藝由130nm向90nm及65nm不斷升級，帶給FPGA(現(xiàn)場可編程邏輯器件)更高的密度、更快的速度、更低的成本，引得FPGA廠商不斷追逐。但同時也帶來了功耗提高等諸多挑戰(zhàn)。繼賽靈思公司5月份發(fā)布全球首款基于65nm工藝的FPGA產(chǎn)品Virtex-5系列平臺后，近日Altera也宣布將推出基于65nm工藝的FPGAStratixⅢ。兩大FPGA巨頭爭先恐后發(fā)布了65nm工藝的FPGA，表明FPGA65nm競賽已經(jīng)起跑。

65nm工藝FPGA將加速取代ASIC

據(jù)悉，賽靈思Virtex-5系列FPGA基于業(yè)界最先進(jìn)的65nm三極柵氧化層技術(shù)、突破性的新型ExpressFabric技術(shù)和經(jīng)過驗證的ASMBL架構(gòu)。與前一代90nmFPGA相比，速度平均提高30%，容量增加65%，同時動態(tài)功耗降低35%，靜態(tài)功耗保持相同的低水平，使用面積減小45%。而65nmStratixⅢ與90nmStratixII相比，性能提高20%以上，功耗節(jié)省30%到70%。65nmFPGA的應(yīng)用將涵蓋從互聯(lián)網(wǎng)和電信基礎(chǔ)設(shè)施到無線基站和多媒體/視頻/音頻等廣泛的領(lǐng)域。

對ASIC廠商而言，65nm工藝帶來的性能提升和成本降低是可以預(yù)見的，但在同樣的管芯面積上集成更多的邏輯單元，芯片設(shè)計的復(fù)雜度大幅提升，這將導(dǎo)致ASIC在設(shè)計環(huán)節(jié)的出錯率提升。而開發(fā)ASIC膜板費用居高不下也使得ASIC的應(yīng)用開始“緊縮”。“隨著工藝不斷提升，F(xiàn)PGA將加快取代傳統(tǒng)的ASIC這一趨勢?！盇ltera亞太區(qū)市場總監(jiān)LouieLeung表示，“雖然ASIC全球營收在上漲，但應(yīng)用已從幾年前的1萬個下降至最近的兩三千個，應(yīng)用將集中在電話、DVD等需求量穩(wěn)定的領(lǐng)域。FPGA的應(yīng)用量在不斷上升，這也是因為企業(yè)認(rèn)識到適時將產(chǎn)品推向市場非常重要?！?

Virtex-5LX平臺首批器件現(xiàn)在發(fā)運，其他各種平臺將在2006年下半年至2007年上半年期間陸續(xù)發(fā)運。盡管Xilinx已搶先推出了65nmFPGA樣片，但Altera副總裁兼亞太區(qū)行政董事李彬表示，Altera將率先實現(xiàn)65nmFPGA的量產(chǎn)。他說，Altera一般都要在成品率提高到90%以上才會向市場宣布，這也是Altera能率先進(jìn)入量產(chǎn)的秘訣之一。Altera將在不久的未來宣布其65nm產(chǎn)品，而且宣布的內(nèi)容將涵蓋器件、開發(fā)工具、開發(fā)板等一系列完整方案，并計劃在2007年達(dá)到量產(chǎn)。

創(chuàng)新應(yīng)對功耗問題

摩爾定律揭示了65nm工藝會進(jìn)一步提高產(chǎn)品的密度和性能。在這一節(jié)點，功耗成為關(guān)鍵因素。比如與130nm相比，90nmFPGA密度翻倍，邏輯門氧化層變得更薄，在65nm節(jié)點，功耗問題要比90nm更關(guān)鍵，如何從根本上節(jié)省功耗，同時保持新節(jié)點的密度和性能優(yōu)勢成為關(guān)鍵。

Altera總裁兼CEOJohnDaane介紹說，Altera采用的技術(shù)是根據(jù)用戶的設(shè)計，開發(fā)軟件QuartusⅡ可以自動設(shè)定FPGA中每個邏輯單元的運行頻率，一部分進(jìn)行高速運轉(zhuǎn)，一部分低速運轉(zhuǎn)，還有一部分將被關(guān)閉，這樣就降低了FPGA整體的功耗?！斑@一技術(shù)是我們效仿CPU所采用的節(jié)能技術(shù)來做的?！盝ohnDaane說，“根據(jù)我們的經(jīng)驗，在一個擁有幾百萬門的FPGA中，只有約20%的邏輯單元需要高速運轉(zhuǎn)，因此，我們采用了這樣的技術(shù)?！?

Altera產(chǎn)品規(guī)劃副總裁RobertBlake提到，Altera發(fā)現(xiàn)在65nm技術(shù)中，如果客戶需要高性能邏輯，功耗則比90nm減少30%，應(yīng)用中性能邏輯，則減少50%，低性能邏輯則可減少70%。Altera的創(chuàng)新就在于部分FPGA保持高性能運行，而其余部分則低速運行，從而大大降低了功耗。而且，對于不需要的邏輯，可以設(shè)置為關(guān)斷，進(jìn)一步降低了功能。

賽靈思采用的技術(shù)是65nm三極柵氧化層技術(shù)、硬化IP塊降低功耗，通過獨特的三極柵氧化層技術(shù)平衡性能與功耗，Virtex-5打破了更小工藝幾何尺寸產(chǎn)生更大泄漏電流的行業(yè)發(fā)展趨勢，保持了與其上一代90nm工藝同樣低的靜態(tài)功耗水平。

FPGA雙雄在下一步競爭中都已全力加速，Altera亞太區(qū)市場總監(jiān)LouieLeung表示，目前，90nm產(chǎn)品基本滿足市場需要，65nm產(chǎn)品將在未來兩三年內(nèi)成為主流。雖然我們現(xiàn)在看到的是FPGA在65nm技術(shù)的角逐，或許45nm的測試已在暗中展開。