強(qiáng)力充電:完全解析45納米CPU制作工藝

前言：CPU的發(fā)展史也可以看作是制作工藝的發(fā)展史。如果想要提高CPU的性能，那么更高的頻率、更先進(jìn)的核心以及更優(yōu)秀的緩存架構(gòu)都是不可或缺的，而此時(shí)自然也需要以制作工藝作為保障。幾乎每一次制作工藝的改進(jìn)都能為CPU發(fā)展帶來(lái)最強(qiáng)大的源動(dòng)力，無(wú)論是Intel還是AMD，制作工藝都是發(fā)展藍(lán)圖中的重中之重，如今處理器的制造工藝已經(jīng)走到了45納米的新舞臺(tái)，它將為新一輪CPU高速增長(zhǎng)開辟一條康莊大道。


　　很多用戶都對(duì)不同的CPU的制作工藝非常熟悉，然而如果問他們什么是制作工藝，65納米、45納米代表的是什么，有什么不同，這些問題他們未必能夠準(zhǔn)確地解答，下面我們就一起來(lái)詳細(xì)了解一下吧。

一、銅導(dǎo)互連的末代瘋狂：45納米制作工藝

　　幾乎每一次制作工藝的改進(jìn)都會(huì)給CPU發(fā)展帶來(lái)巨大的源動(dòng)力。以如今炙手可熱的Pentium4為例，從最初的0.18微米到隨后的65納米，短短四年中我們看到了驚人的巨變。如今，45納米制作工藝再一次突破了極限，這也被視為是銅導(dǎo)互連技術(shù)的最終暢想曲。

　　1．制作工藝的重要性

　　早期的微處理器都是使用0.5微米工藝制造出來(lái)的，隨著CPU頻率的增加，原有的工藝已無(wú)法滿足產(chǎn)品的要求，這樣便出現(xiàn)了0.35微米以及0.25微米工藝，不久以后，0.18微米、0.13微米以及90納米制造的處理器產(chǎn)品也相繼面世。另外一方面，早期芯片內(nèi)部都是使用鋁作為導(dǎo)體，但是由于芯片速度的提高，芯片面積的縮小，鋁線已經(jīng)接近其物理性能極限，所以芯片制造廠商必須找出更好的能夠代替鋁導(dǎo)線的新的技術(shù)，這便是我們常說(shuō)的銅導(dǎo)技術(shù)。銅導(dǎo)線與鋁導(dǎo)線相比，有很大的優(yōu)勢(shì)，具體表現(xiàn)在其導(dǎo)電性要優(yōu)于鋁，而且電阻小，所以發(fā)熱量也要小于現(xiàn)在所使用的鋁，從而可以有效地提高芯片的穩(wěn)定性。我們今天所要介紹的65納米技術(shù)也是向著這一方向發(fā)展。


Intel在IDF 2007上驕傲地展示45nm工藝

　　光刻蝕是目前CPU制造過程當(dāng)中工藝非常復(fù)雜的一個(gè)步驟，其過程就是使用一定波長(zhǎng)的光在感光層中刻出相應(yīng)的刻痕，由此改變?cè)撎幉牧系幕瘜W(xué)特性。這項(xiàng)技術(shù)對(duì)于所用光的波長(zhǎng)要求極為嚴(yán)格，需要使用短波長(zhǎng)的紫外線和大曲率的透鏡，刻蝕過程還會(huì)受到晶圓上的污點(diǎn)的影響。每一步刻蝕都是一個(gè)復(fù)雜而精細(xì)的過程，設(shè)計(jì)每一步過程的所需要的數(shù)據(jù)量都可以用10GB的單位來(lái)計(jì)量，而且制造每塊處理器所需要的刻蝕步驟都超過20步。制作工藝對(duì)于光刻蝕的影響十分巨大，這也就是CPU制造商瘋狂追求制作工藝的最終原因。

2．何謂45納米制作工藝

　　我們通常所說(shuō)的CPU納米制作工藝并非是加工生產(chǎn)線，實(shí)際上指的是一種工藝尺寸，代表在一塊硅晶圓片上集成所數(shù)以萬(wàn)計(jì)的晶體管之間的連線寬度。按技術(shù)述語(yǔ)來(lái)說(shuō)，也就是指芯片上最基本功能單元門電路和門電路間連線的寬度。以90納米制造工藝為例，此時(shí)門電路間的連線寬度為90納米。我們知道，1微米相當(dāng)于1/60頭發(fā)絲大小，經(jīng)過計(jì)算我們可以算出，0.045微米（45納米）相當(dāng)于1/1333頭發(fā)絲大小?？蓜e小看這1/1333頭發(fā)絲大小，這微小的連線寬度決定了CPU的實(shí)際性能，CPU生產(chǎn)廠商為此不遺余力地減小晶體管間的連線寬度，以提高在單位面積上所集成的晶體管數(shù)量。采用45納米制造工藝之后，與65納米工藝相比，絕對(duì)不是簡(jiǎn)單地令連線寬度減少了20納米，而是芯片制造工藝上的一個(gè)質(zhì)的飛躍。

Intel展示45納米工藝的晶元

　　如今最新的45納米制造工藝可以在不增加芯片體積的前提下，在相同體積內(nèi)集成多將近一倍的晶體管，使芯片的功能得到擴(kuò)展。毫無(wú)疑問，信位寬度越小，晶體管的極限工作能力就越大，這也意味著更加出色的性能。對(duì)于Core架構(gòu)的Intel處理器而言，更高的主頻有著很大的意義，而且新的制作工藝令集成更多緩存變得輕而易舉。下表是歷代微處理器與制作工藝發(fā)展之間的關(guān)系：

首次采用0.35微米制作工藝的Pentium讓人記憶猶新

3．第三代單軸應(yīng)變硅隧道

　　此次Intel在啟用45納米制作工藝時(shí)還引入了極為重要的改進(jìn)型SOI變形硅技術(shù)，也就是第三代單軸應(yīng)變硅隧道，這對(duì)于更好地改善電氣性能有著極大的幫助。CPU所集成的晶體管是一個(gè)小開關(guān)，決定了電流的通與斷，而在現(xiàn)實(shí)世界中，我們無(wú)法完全地控制電流，必須借助一些附加技術(shù)。SOI（Silicon-on-insulator，絕緣體硅片）就是為了防止泄漏電流和停止電流活動(dòng)而設(shè)計(jì)的，變形硅則剛好相反，是為了驅(qū)動(dòng)電流流動(dòng)而設(shè)計(jì)的。事實(shí)上，SOI 與變形硅技術(shù)總是需要同時(shí)使用。

　　第三代單軸應(yīng)變硅隧道將待變形硅片放在一種特殊的硅鍺底基上，這種硅鍺底基的原子間距離比待變形硅片原子間距離大，受底基原子作用，硅片中的原子也將向外運(yùn)動(dòng)，彼此間拉開距離，從而減少對(duì)電流的阻力。SOI變形硅有效地?cái)U(kuò)展了晶體管通道區(qū)域，把硅直接放到底層的頂部，可以預(yù)留更多的空間，更好地?cái)U(kuò)展到底層上，使上面的硅原子直接和低層相匹配，延伸硅元素到合適的通道中。硅原子有更多的空間后，電阻減少了，增加了電流通過的數(shù)量。最終結(jié)果是使電流流動(dòng)強(qiáng)度提高了10～15%，或者使當(dāng)前的電流更加順暢，從而提高了晶體管的運(yùn)行速度，提高了芯片的工作頻率。

　　4．45納米工藝的巨大價(jià)值

　　可以很明顯地看出來(lái)，每次提高制作工藝都能夠讓主頻大幅度提升，而二級(jí)緩存的容量也幾乎是以倍增的方式來(lái)回報(bào)更先進(jìn)的制作工藝。提升制作工藝意味著巨額的資金投入，改造一條芯片生產(chǎn)線往往需要花費(fèi)數(shù)十億美金，如果沒有龐大的財(cái)力，將無(wú)法完成這樣的任務(wù)。然而任何產(chǎn)業(yè)都是高投入帶來(lái)高回報(bào)，一旦徹底掌握先進(jìn)的制作工藝，CPU等產(chǎn)品的制造成本也能下降，反而帶來(lái)更大的盈利空間。對(duì)于同樣晶體管規(guī)模的半導(dǎo)體芯片，新工藝意味著更小的核心面積，而芯片的制造成本與核心面積的平方基本成正比。

　　幾乎在每次制作工藝的改進(jìn)過程中，Inte都領(lǐng)先了一步，IBM、摩托羅拉、AMD、TI、富士通、臺(tái)積電、聯(lián)電等半導(dǎo)體企業(yè)總是落后半拍。目前Intel已經(jīng)成功地將45納米應(yīng)用于現(xiàn)實(shí)產(chǎn)品，而AMD和臺(tái)積電等其它廠商都僅僅停留在“紙上談兵”的層面。對(duì)于AMD而言，目前僅僅剛剛過渡到65納米制作工藝，45納米的暫緩使用將會(huì)再次使之無(wú)法贏得與Intel處理器之間的主頻大戰(zhàn)，從而令性能比拼處于相對(duì)被動(dòng)的局面。然而目前緊盯65納米制作工藝的不僅僅是Intel，包括AMD、VIA、摩托羅拉等CPU制造商也在不斷努力，富士通、臺(tái)積電、聯(lián)電等專業(yè)代工廠商更是十分努力。從當(dāng)前的發(fā)展趨勢(shì)來(lái)看，第一款65納米處理器將很可能出現(xiàn)在2007年年底或者2008年年初，而AMD則需要到2008年第二季度才會(huì)跟進(jìn)。 

二、制程與功耗的矛盾：45納米工藝遭遇漏電危機(jī)

　　制作工藝對(duì)于CPU微處理器的重要性不言而喻，無(wú)論是提高主頻還是集成更多的緩存又或是改進(jìn)新的核心，這些都需要更為強(qiáng)大的制作工藝作為支撐。一代又一代的微處理器發(fā)展史幾乎可以看作是制作工藝的發(fā)展史。進(jìn)入90納米時(shí)代之后，業(yè)界一度停止發(fā)展的腳步，其中晶體管漏電便是主要原因之一。如果無(wú)法徹底解決這一問題，那么今后微處理器的發(fā)展之路將會(huì)布滿荊棘。

　　1．晶體管連線寬度：90納米后出現(xiàn)危機(jī)

　　我們通常所說(shuō)的CPU納米制作工藝并非是加工生產(chǎn)線，實(shí)際上指的是一種工藝尺寸，代表在一塊硅晶圓片上集成所數(shù)以萬(wàn)計(jì)的晶體管之間的連線寬度。按技術(shù)述語(yǔ)來(lái)說(shuō)，也就是指芯片上最基本功能單元門電路和門電路間連線的寬度。以90納米制造工藝為例，此時(shí)門電路間的連線寬度為90納米。CPU生產(chǎn)廠商不遺余力地減小晶體管間的連線寬度，以提高在單位面積上所集成的晶體管數(shù)量。但是，晶體管連線寬度的降低最終容易導(dǎo)致晶體管體積過小，此時(shí)也就是我們所說(shuō)的“漏電”問題。以當(dāng)前的晶體管生產(chǎn)工藝，如果體積太小，那么很有可能在“關(guān)閉”狀態(tài)下仍然是通電的，這樣就會(huì)帶來(lái)絕對(duì)不可接受的電路錯(cuò)誤。 

 
　　2．CPU功率提升：晶體管漏電帶來(lái)尷尬

　　晶體管漏電所帶來(lái)的危機(jī)不僅僅是電路錯(cuò)誤。隨著芯片中晶體管數(shù)量增加，原本僅數(shù)個(gè)原子層厚的二氧化硅絕緣層會(huì)變得更薄進(jìn)而導(dǎo)致泄漏更多電流，隨后泄漏的電流又增加了芯片額外的功耗。事實(shí)上，不僅僅是90納米制作工藝遇到晶體管漏電的難題，65納米和45納米工藝更是面臨艱巨的挑戰(zhàn)。盡管晶體管漏電會(huì)導(dǎo)致芯片電路錯(cuò)誤，但是當(dāng)漏電現(xiàn)象控制在一定范圍內(nèi)之時(shí)，其實(shí)并不影響CPU的整體工作。不過可以肯定的是，晶體管漏電至少造成明顯的功耗提升，這不僅僅是晶體管本身帶來(lái)額外的發(fā)熱量，還包括CPU為了解決信號(hào)模糊問題而不得不提高的核心電壓。

　　我們可以發(fā)現(xiàn)，從0.13微米到0.09微米，不少CPU并未降低核心電壓，其中一部分原因就是為了解決晶體管漏電問題。可是，當(dāng)CPU電壓無(wú)法降低之時(shí)，其功耗是很難得到控制的，最典型的例子莫過于AMD Athlon 64。同樣是Socket 754接口的0.09微米工藝，移動(dòng)平臺(tái)的炫龍通過1.0V電壓可以實(shí)現(xiàn)25W TPD功耗，而桌面平臺(tái)的Athlon 64卻高達(dá)62W。盡管這其中有工作主頻和核心步進(jìn)之間的區(qū)別，但是造成如此大的差距，核心電壓的因素絕對(duì)不可忽視。至于Intel的Pentium D，在改用65納米工藝之后，核心電壓和功耗均未明顯下調(diào)。毫無(wú)疑問，未來(lái)CPU的制作工藝改革必須建立在降低工作電壓的基礎(chǔ)上，而這也逼迫CPU廠商通過其它途徑來(lái)解決晶體管漏電問題。



　　3．Intel 45納米工藝的解決方案

　　進(jìn)入45納米時(shí)代之后，此時(shí)所面臨的挑戰(zhàn)更為艱巨。晶體管漏電至少造成明顯的功耗提升，這不僅僅是晶體管本身帶來(lái)額外的發(fā)熱量，還包括CPU為了解決信號(hào)模糊問題而不得不提高的核心電壓。為此，Intel在其45納米工藝中融合了高介電薄膜（High-K Dielectrics）和金屬門集成電路，有效解決了這場(chǎng)漏電危機(jī)。

　　盡管最新的制作工藝還沒有余地來(lái)解決高功耗問題，但是Intel將會(huì)在新處理器上推出被稱為“Deep Power Down”的技術(shù)，實(shí)現(xiàn)更低的C6節(jié)電狀態(tài)。新的C6狀態(tài)可以將處理器的核心電壓降至其所采用制程技術(shù)的極限，在該狀態(tài)下除了降低處理器核心頻率以外還將會(huì)關(guān)閉所有的高速緩存。在這種情況下，其功耗非常低，并且將會(huì)在新一代 Penryn處理器上得到應(yīng)用。 

三、銅導(dǎo)互連技術(shù)：艱難中的掙扎

　　目前的Intel Core2以及AMD K8處理器都采用金屬銅導(dǎo)互連技術(shù)，更多的金屬銅線互連可以優(yōu)化電路板并提高制造密度，從而大幅度降低成本的同時(shí)為性能提升開辟道路。Intel 45納米制作工藝在原先的65納米基礎(chǔ)上更進(jìn)一步，采用了10層銅互連技術(shù)，使硅晶圓上的晶體管集成度再次提高。經(jīng)過近幾年的發(fā)展，銅工藝已經(jīng)日臻成熟，進(jìn)入量產(chǎn)階段。但是更多的銅導(dǎo)互連層也會(huì)導(dǎo)致互聯(lián)電路部分的信號(hào)延遲，此時(shí)Intel選擇低介電常數(shù)的low k材料作為介電材料。單純采用銅來(lái)代替鋁作為互聯(lián)材料可以降低信號(hào)延遲大約40%，而新型low k材料工藝能夠在此基礎(chǔ)上進(jìn)一步使信號(hào)延遲降低20％左右，只不過這也控制晶體管漏電又是一對(duì)矛盾。

　　十分尷尬的是，此次Intel似乎已經(jīng)用足了銅導(dǎo)互連技術(shù)最后的潛力。隨著密度的增加，信號(hào)延遲問題變得越來(lái)越難以解決，而且即便是最新型的low k材料也難以滿足未來(lái)的需求。在這種狀況下，尋找新的解決方案成為當(dāng)務(wù)之急。目前，多家廠商已開始開發(fā)光互連技術(shù)，包括IBM公司和Agilent Technologies公司都已經(jīng)收到了美國(guó)國(guó)防部高級(jí)研究項(xiàng)目機(jī)構(gòu)3000萬(wàn)美元的資助，而Intel也在緊鑼密鼓地展開相關(guān)技術(shù)開發(fā)。光互連是一種利用各種光傳輸介質(zhì)把計(jì)算機(jī)系統(tǒng)內(nèi)各部件或各子系統(tǒng)連接起來(lái)并通過光來(lái)高速傳遞信息的技術(shù)，可以看作是光學(xué)與物理學(xué)以及IC制造的交叉性新領(lǐng)域。事實(shí)上，光互連并不像生物芯片或是其它技術(shù)那樣遙遠(yuǎn)，在2010年后將會(huì)成為主流發(fā)展趨勢(shì)。

　　制作工藝提升的最終目的與光刻蝕十密切相關(guān)，然而如果能夠改變光刻蝕這一過程，那么這將是一條巧妙的發(fā)展捷徑。LADI是目前唯一在研發(fā)上有較大進(jìn)展的取代技術(shù)，已經(jīng)成為芯片制造商的關(guān)注焦點(diǎn)。和傳統(tǒng)的光刻蝕相比，LADI更像是用于生產(chǎn)光碟的方法。它通過電子流蝕刻方法在一塊透明的石英晶體上刻上極微小的反向圖案，再將該石英晶體和一塊硅晶片緊緊靠在一起，然后用高能量紫外激光照射，由于石英能夠讓308納米波長(zhǎng)的紫外線激光通過，硅晶片就會(huì)吸收該激光的能量并受熱融化。這樣激光就透過石英并融化了硅晶片最上層幾納米到幾十納米厚度的硅，等于無(wú)形中大幅度提升了制作工藝。

　　當(dāng)硅晶片融化到指定深度的時(shí)候，石英晶體就成為了一個(gè)鑄造模具，比水的流動(dòng)性好3倍的液態(tài)硅迅速地填充到石英晶體表面微細(xì)結(jié)構(gòu)的空隙里并形成既定的圖案。當(dāng)把石英晶體移開以后，這些來(lái)自石英晶體的電路和結(jié)構(gòu)圖案將被保留下來(lái)，用來(lái)組裝處理器芯片的精微晶體管。整個(gè)LADI工序只需要不到250ns的時(shí)間，比眨一下眼睛都快了100萬(wàn)倍，由于LADI不再需要在硅層鍍上腐蝕性的化學(xué)藥劑，因此這個(gè)過程就變得非常環(huán)保而且更節(jié)約成本。不過可以肯定的是，目前LADI技術(shù)還比較超前，只有當(dāng)光刻蝕技術(shù)配合30納米發(fā)展到極限之后，它才會(huì)正式進(jìn)入實(shí)質(zhì)性應(yīng)用。

四、寫在最后

　　據(jù)了解，45納米工藝處理器樣品已經(jīng)出爐，離量產(chǎn)的日子也不遠(yuǎn)，一些廠商已經(jīng)收到了45納米樣品進(jìn)行測(cè)試，測(cè)試結(jié)果還是令人滿意的。在今后越來(lái)越強(qiáng)調(diào)功耗性能比概念的前提下，更新的制作工藝無(wú)疑會(huì)更受PC用戶的歡迎，畢竟在強(qiáng)調(diào)環(huán)保，倡導(dǎo)能源節(jié)省的今天，像火爐般高熱的PC將不再受到人們的稱道，低熱、高性能、安靜的PC才是正道！