TMS320C6201高速電路PCB及電磁兼容性設(shè)計(jì)

　　TMS320C6201是TI公司的DSP芯片，200MHz時(shí)鐘的C6201峰值性能可以達(dá)到2400Mops。如此高的時(shí)鐘頻率，對PCB的電磁兼容性設(shè)計(jì)提出了很高的要求。

　　電磁兼容性與電磁干擾

　　電磁兼容性( EMC)是指電子設(shè)備在預(yù)期的電磁環(huán)境中能夠協(xié)調(diào)、有效地進(jìn)行工作的能力. 其目的是使電子設(shè)備既能抑制各種外來的干擾，又能減少其本身對其他電子設(shè)備的電磁干擾。電磁干擾( EMI) 的來源主要有本電子設(shè)備內(nèi)部形成的干擾以及外界耦合到本電子設(shè)備形成的干擾。

　　針對電子設(shè)備內(nèi)部的干擾，主要通過合理的PCB電磁兼容性設(shè)計(jì)加以防止和抑制；而針對外界干擾，則可通過電磁屏蔽措施切斷其耦合途徑加以解決。本文主要對前者加以闡述

　　PCB 及電磁兼容性設(shè)計(jì)

　　外形與布局

　　從生產(chǎn)工藝考慮，印刷電路板一般采用長寬比不太懸殊的矩形。PCB尺寸不宜過大，否則導(dǎo)線過長易引起電磁干擾。導(dǎo)線或器件離PCB板邊緣距離不小于2mm。TI6000系列DSP功耗比較大，電源穩(wěn)壓塊應(yīng)布置在離通風(fēng)口較近的板邊緣，電源塊下鋪銅以利于散熱，發(fā)熱較大的還可加散熱片。

　　合理的元器件布局，可減少各單元電路間的相互干擾。大功率低速電路、模擬電路和數(shù)字電路應(yīng)分塊布局。在各分塊內(nèi)，以該分塊內(nèi)核心元件為中心進(jìn)行布局，盡量縮短各元器件間的引線連接。

　　電源與接地

　　電源與接地的正確設(shè)計(jì)，對于抑制電磁干擾來說至關(guān)重要。電源線和地線盡量寬以減小電阻。數(shù)字電路與模擬電路要分開接地。數(shù)字電路的地可構(gòu)成閉環(huán)以提高抗噪聲性能。在電路板層數(shù)允許的條件下，可設(shè)置電源層和地層，或者通過割電源、割地以獲得較大的電源或地面積。

　　一般每片集成電路的電源都應(yīng)加一個(gè)0. 1μF的去耦電容. 對于TMS320C6201等大型芯片，可相應(yīng)地增加去耦電容的數(shù)量. 電源穩(wěn)壓塊所需濾波電容較大，但電容過大時(shí)，充放電時(shí)間會(huì)加長，電源電壓上升緩慢. 為了保證DSP對電源穩(wěn)定時(shí)間的限制，電源濾波電容并不是越大越好.

　　布線規(guī)則

　　當(dāng)傳輸信號(hào)的信號(hào)線長度大于該信號(hào)對應(yīng)的波長時(shí)，這條信號(hào)線就應(yīng)該被看作是傳輸線，傳輸線上的分布電容和分布電感不可忽略，且容易產(chǎn)生電磁輻射。在PCB 布線時(shí)，使導(dǎo)線盡可能的短，導(dǎo)線的拐彎成鈍角，而不要成小于90