Altera：通過不斷創(chuàng)新立于不敗之地

Altera公司亞太區(qū)高級市場經理陳國裕

    Altera此次獲得《電子產品世界》“2007年影響中國的嵌入式系統(tǒng)新技術獎”的Quartus II 軟件，是開發(fā)Altera PLD的軟件工具，可開發(fā)FPGA, CPLD,和結構化ASIC。支持Altera 65nm的Stratix III系列器件，還支持低功耗、低成本和高性能的Cyclone III器件，并支持帶有收發(fā)器的低成本器件Arria GX FPGA。Quartus II工具的新特性主要包括：

SOPC Builder

　　SOPC Builder工具能夠迅速、輕松的構建并評估嵌入式系統(tǒng)。在建立一個系統(tǒng)時，最耗時的任務是根據(jù)系統(tǒng)要求集成大量的組件。SOPC Builder避免了手動系統(tǒng)集成任務，能夠將精力集中在定制用戶邏輯設計上，從而突出系統(tǒng)優(yōu)勢。

PowerPlay功率分析和優(yōu)化技術

　　Quartus II軟件PowerPlay功耗分析和優(yōu)化技術提供對Stratix III可編程功耗技術的支持。利用可編程功耗技術，Quartus II軟件自動對高性能通路進行布線，然后將性能不關鍵的通路設置為低功耗。此外，Quartus II軟件自動將沒有使用的邏輯進行關斷，結果大大降低了總功耗。

增量式編譯

　　Quartus II軟件首次實現(xiàn)了FPGA業(yè)界的增量式編譯功能，支持自上而下和自下而上基于團隊的設計，縮短了設計迭代的編譯時間，同時保持性能不變，使Quartus II軟件成為高密度 FPGA 設計中效率最高的軟件。

TimeQuest時序分析儀應用于標準FPGA時序驗證

　　TimeQuest時序分析器提供完整的GUI環(huán)境，建立約束和時序報告，并提供ASIC功能特性，自然地支持Synopsys設計約束(SDC)格式，以及全腳本功能。TimeQuest時序分析器是 65nm 器件和未來工藝技術的默認時序分析器。從基本的時序分析要求到高級時序分析要求，與標準時序分析器相比，TimeQuest時序分析器都有明顯的優(yōu)勢。

　　值得一提的是，Altera是唯一一家既提供FPGA又提供結構化ASIC（Hardcopy）的公司,二者的引腳完全兼容，可相互替換，可以有效地幫助客戶規(guī)避ASIC開發(fā)風險、節(jié)省成本、加快產品開發(fā)和上市時間。

　　Altera有專門的業(yè)務部門去了解不同行業(yè)客戶的需求，并針對每一個客戶的需求來制定不同的產品研發(fā)計劃，及時辨明適合市場需求的核心技術，并最終做出合理的解決方案。

　　Altera看重量產速度，注重產品靈活性，致力于提高設計、開發(fā)的效率，希望幫助客戶降低風險。Altera將不斷創(chuàng)新以力爭始終在市場競爭中取得優(yōu)勢地位。